面向采用Intel® Arria® 10 GX FPGA的Intel®可编程加速卡的Intel加速堆栈快速入门指南

下载 PDF
ID 683633
日期 12/04/2020
Public
文档目录
文档目录 x
1. 关于本文档 2. 引言 3. 入门 4. 安装OPAE 软件包 5. 识别Flash映像和BMC固件 6. 运行FPGA诊断 7. 在非虚拟环境中运行OPAE 8. 在虚拟环境中运行OPAE 9. 面向采用Intel Arria 10 GX FPGA的Intel可编程加速卡的Intel加速堆栈快速入门指南文档存档 10. 面向采用Intel Arria 10 GX FPGA的Intel可编程加速卡的Intel加速堆栈快速入门指南文档修订历史 A. 更新FIM和BMC固件 B. 处理正常的热关机 C. FPGA器件访问权限 D. Memlock限制 E. hugepage设置 F. 解决常见问题(FAQ) G. 可用于 Intel® Acceleration Stack for Intel® Xeon® CPU with FPGAs 1.2.1 Release的文档
1. 关于本文档 x
1.1. 目标读者 1.2. 首字母缩写词列表 1.3. 加速术语表(Acceleration Glossary)
3. 入门 x
3.1. Intel Acceleration Stack硬件特性 3.2. 系统要求 3.3. 在主机上安装 Intel® PAC with Intel® Arria® 10 GX FPGA卡 3.4. 安装Intel Acceleration Stack
3.4. 安装Intel Acceleration Stack x
3.4.1. 在主机上安装Intel Acceleration Stack运行时软件包 3.4.2. 在主机上安装Intel Acceleration Stack开发软件包 3.4.3. 了解已提取的 Intel® PAC with Intel® Arria® 10 GX FPGA发布软件包
4. 安装OPAE 软件包 x
4.1. RHEL 7.6：从预构建二进制文件(RPM)安装OPAE框架 4.2. Ubuntu：从预构建二进制文件(deb)安装OPAE框架 4.3. (可选)从源代码构建和安装OPAE软件 4.4. 安装OPAE PACSign
7. 在非虚拟环境中运行OPAE x
7.1. 将一个AFU映像加载到FPGA 7.2. OPAE示例应用程序
7.2. OPAE示例应用程序 x
7.2.1. 运行Hello FPGA示例
8. 在虚拟环境中运行OPAE x
8.1. 更新VF所需的设置 8.2. 配置主机上的VF端口 8.3. 在虚拟机上运行Hello FPGA示例
8.3. 在虚拟机上运行Hello FPGA示例 x
8.3.1. 从VM上断开VF，并重新连接到PF
A. 更新FIM和BMC固件 x
A.1. 选择正确的更新方法
A.1. 选择正确的更新方法 x
A.1.1. 更新FPGA闪存和BMC固件
F. 解决常见问题(FAQ) x
F.1. 在AFU映像上运行fpgaconf时，为什么会出现'No Suitable slots found'信息? F.2. 如何在多卡系统中刷新FIM或对AFU进行编程？ F.3. 需要哪些环境变量？ F.4. 如果看到错误消息'Error enumerating resources: no driver available'该怎么做？ F.5. 在RHEL上安装OPAE的故障排除
1. 关于本文档
2. 引言
3. 入门
4. 安装OPAE 软件包
5. 识别Flash映像和BMC固件
6. 运行FPGA诊断
7. 在非虚拟环境中运行OPAE
8. 在虚拟环境中运行OPAE
9. 面向采用Intel Arria 10 GX FPGA的Intel可编程加速卡的Intel加速堆栈快速入门指南文档存档
10. 面向采用Intel Arria 10 GX FPGA的Intel可编程加速卡的Intel加速堆栈快速入门指南文档修订历史
A. 更新FIM和BMC固件
B. 处理正常的热关机
C. FPGA器件访问权限
D. Memlock限制
E. hugepage设置
F. 解决常见问题(FAQ)
G. 可用于 Intel® Acceleration Stack for Intel® Xeon® CPU with FPGAs 1.2.1 Release的文档

1.2. 首字母缩写词列表

略缩语 全称 描述
AFU Accelerator Functional Unit 在FPGA逻辑中实现的Hardware Accelerator，从CPU卸载一个计算操作以提高性能。
AF Acceleration Function 在FPGA逻辑中实现的已编译的Hardware Accelerator映像， 对应用程序进行加速。
ASE AFU Simulation Environment

协同仿真环境，使您能够在一个仿真环境中使用相同的主机应用程序和AF。ASE是Intel Acceleration Stack for FPGAs一部分。

BIP Bitstream Authentication IP 使用ECDSA-256和SHA2-256对比特流执行完整性和身份验证检查，并将通过或失败状态返回给TCM。
CCI-P Core Cache Interface CCI-P是用于与主机进行通信的标准接口。
FIM FPGA Interface Manager

FPGA硬件，包含FPGA Interface Unit (FIU)和用于存储器，网络等的外部接口。

FPGA Interface Manager (FIM)也可以称为Acceleration Stack安装目录树和源代码注释中的BBS (Blue-Bits, Blue BitStream)。

Accelerator Function (AF)在运行时与FIM连接。

FIU FPGA Interface Unit FIU是一个平台接口层，用作平台接口(例如 PCIe* )与AFU-side接口(例如CCI-P)之间的桥接。
FME FPGA Management Engine

提供以下功能：

  • 热监控
  • 性能监控
  • 部分重配置
  • 全局错误
HSSI High-speed Serial Interface 参考FIM中的数千兆位串行收发器I/O和AFU的对应接口。
IOMMU Input–Output Memory Management Unit

IOMMU是一个存储器管理单元，将Direct Memory Access (DMA) I/O总线连接到主存储器。IOMMU将器件可见的虚拟地址映射到物理地址。
OPAE Open Programmable Acceleration Engine

OPAE是一个软件框架，用于管理和访问AF。

PR Partial Reconfiguration 能够动态重配置FPGA的一部分，同时FPGA的剩余部分能够继续工作。FPGA包括PR区域。您可以在运行时对这些区域进行重新编程，根据系统要求执行不同的AFU。
TCM Trusted Configuration Manager 接收对AFU/PR区域，FIM和BMC的所有更新，然后使用BIP对它们进行验证。经过验证的比特流将被加载到其相应的目的地。
二级标题