Intel® Stratix® 10模数转换器用户指南

ID 683612
日期 11/05/2018
Public

5.2. Temperature Sensor Intel® Stratix® 10 FPGA IP数字信号

这些信号是Temperature Sensor IP核的操作信号。命令和响应接口是就绪延时为0的 Avalon® Streaming(Avalon-ST)接口。
图 9.  Temperature Sensor IP核


表 5.  时钟和复位信号
信号

宽度

(位)

类型 说明
clk 1 输入 IP核中所有信号同步于此时钟。该时钟支持的最大频率从10 MHz到100 MHz
reset 1 输入 有效高电平复位。解除该信号同步到此时钟的置位。
表 6.  命令信号
信号

宽度

(位)

类型 说明
cmd_valid 1

输入

置位该信号至高电平,向IP核发送温度采样请求。

cmd_ready 1

输出

IP核驱动该信号至高电平,表明该IP核已准备接收命令。

cmd_data 9

输入

位掩码表明返回温度值的通道。该数据信号与cmd_valid信号一起发送。

  • 位0 — 从内核架构中的内部TSD采样温度值。
  • 位1至6 — 从收发器tile中的内部TSD采样温度值。
  • 位7到8 — 从HBM2堆栈中的内部TSD采样温度值。

例如:0000101发信号给IP核以从通道0(内核架构)和2(bank 6B)中采样温度值。

有关每个收发器tile和HBM2堆栈指定的温度传感器通道编号,请参考相关的信息。

仅设置cmd_data字中的有效位。否则,温度传感器中的响应不明确。

注: 内部TSD通道的可用性因 Intel® Stratix® 10器件和封装的不同而异。
表 7.  响应信号
信号

宽度

(位)

类型 说明
rsp_valid 1

输出

IP核表明温度值就绪。

rsp_channel 4

输出

表明从内核架构或收发器tile中采样温度值的通道。

rsp_data 32

输出

该温度值以其中8位低于二进制点的有符号32位定点二进制格式表示。

0x80000000表示无效数据。

rsp_startofpacket 1

输出

表明当前传输是数据包的开始。

rsp_endofpacket 1 输出 表明当前传输是数据包的结束。