AN 899: 通过Fast Preservation减少编译时间

下载 PDF
ID 683493
日期 11/06/2019
Public
文档目录
文档目录 x
1. AN 899: 通过Fast Preservation减少编译时间
1. AN 899: 通过Fast Preservation减少编译时间 x
1.1. 教程设计概述 1.2. 下载教程设计文件 1.3. Module 1：分析未分区设计 1.4. Module 2: 保留时序已完成的设计分区 1.5. Module 3：使用Fast Preservation进行优化 1.6. AN 899: 通过Fast Preservation减少编译时间的修订历史
1.3. Module 1：分析未分区设计 x
1.3.1. 步骤1: 编译Flat Design（扁平化设计） 1.3.2. 步骤2：确认时序-关键设计块 1.3.3. 步骤3：查看Design Assistant结果
1.4. Module 2: 保留时序已完成的设计分区 x
1.4.1. 步骤1: 创建设计分区 1.4.2. 步骤2：布局规划设计分区 1.4.3. 步骤3：保留时序已完成的根分区
1.5. Module 3：使用Fast Preservation进行优化 x
1.5.1. 步骤1：创建工程版本 1.5.2. 步骤2：使能Fast Preservation 1.5.3. 步骤3：导入根分区 1.5.4. 步骤4：优化已保留的内核分区 1.5.5. 步骤5：查看Fast Preservation结果
1. AN 899: 通过Fast Preservation减少编译时间

1.2. 下载教程设计文件

  1. 在以下位置下载和解压缩教程设计文件：
    https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/an/an899_fast_preservation_tutorial_files_193.zip
  2. 查看已解压缩的教程设计文件目录结构。
图 2. 教程目录结构
表 1.  教程设计文件
文件名 说明
top.sv

顶层文件，例化iopll、big_partition1_top、blinking_led_2s、blinking_led_4s、blinking_led_8s和blinking_led_16s。其还包含将LED[4:7]驱动为单个，移动位。

top.qpf Intel® Quartus® Prime工程文件，储存工程名称和版本。
top.qsf Intel® Quartus® Prime设置文件，包含工程约束和设置。
big_partition1_top.v 设计文件，例化OpenCores*设计的20个实例。
blinking_led_2s.sv 此逻辑每2秒驱动LED[0]。
blinking_led_4s.sv 此逻辑每4秒驱动LED[1]。
blinking_led_8s.sv 此逻辑每8秒驱动LED[2]。
blinking_led_16s.sv 此逻辑每16秒驱动LED[3]。
blinking_led.sdc Synopsys Design Constraints文件，定义50 MHz输入基准clock。
iopll.ip 在top中例化的IOPLL Intel® FPGA IP。此IP使用50 MHz基准时钟频率，并生成100 MHz和550 MHz时钟。
tx_dcfifo.ip blinking_led_2s，blinking_led_4s，blinking_led_8s和blinking_led_16s实例中例化的双时钟FIFO Intel® FPGA IP。其写入时钟为550 MHz，且读取时钟为100 MHz。
report_timing.tcl Tcl脚本通过Timing Analyzer命令生成路径摘要报告每个分区中最少有效或最差时间裕量（slack），并使用命令报告满足时序的分区中两个节点的时序。
二级标题