仅对英特尔可见 — GUID： nvz1525789806017
Ixiasoft
1.1. 教程设计概述
本教程中包含的预备设计实例将演示快速保留（fast preservation）的使用方法。可下载此设计实例，按照 Intel® Quartus® Prime Pro Edition软件中的教程步骤进行操作，具体如下载教程设计文件所述。
该实例的顶层设计例化的PLL会生成550 MHz fast clock (CLK1，快速时钟)，和100 MHz slow clock (CLK2，慢速时钟)。顶层设计还会例化4个闪烁LED模块，分别在每2、4、8和16秒驱动LED[3:0]。
图 1. 增量式基于块的编译教程设计实例
为了增加 Intel® FPGA中的设计尺寸，设计实例还会例化OpenCores*设计的20个复制实例。1
复制的OpenCores*设计实例具有以下特征：
- 设计并行实现每个实例。
- 提供I/O wrapper逻辑可减少大型设计中需要的I/O管脚数量。
- 实例和wrapper逻辑之间不存在时序-关键路径。