仅对英特尔可见 — GUID： ggg1517971888649
Ixiasoft
2.4.2. Intel® Stratix® 10器件的掉电序列建议和要求
Intel FPGA的掉电序列需要遵循特定要求。掉电序列可以是通过打开/关闭开关的受控性掉电事件，也可以是供电电源崩溃的非受控性事件。无论哪种情况，都请必须遵循特定的掉电序列。4种掉电序列规范如下。具体为Recommended（1个），Required（2个）或Relaxed（1个）。为遵循 Intel® 的FPGA掉电要求，Recommended（建议）选项最佳。
注： 如果无法遵循Recommended规范，就必须遵循以下Required（要求）规范。
建议的掉电斜坡规范
此为最小化供电电源电流的最佳选项。
图 10. 建议的掉电斜坡规范
- 100 ms内所有电源轨彻底掉电。
- 同组内供电电源按任意顺序掉电。
- Group 2供电电源掉电前，所有Group 3供电电源在10% GND以内掉电。 .
- Group 1供电电源掉电前，所有Group 2供电电源在10% GND以内掉电。 .
- 任意Group 3供电电源和任意Group 2供电电源之间的最大电压差为1.92 V。
对于 Intel® Stratix® 10器件，如果Group 3电源轨与Group 2电源轨共享相同电压电平和相同稳压器，则可将Group 3和Group 2电源轨进行组合并一起斜降。
- 但请确保新组合的电源轨不会导致对未上电GPIO或收发器管脚的驱动。
- 同时请确保新组合的电源轨不会因器件（第三方）漏电而违反掉电排序规范；维持需要的电压差别规范（Required Voltage Differential Specification）。
上电/掉电序列过程中，器件输出管脚为三态。为确保器件的长期可靠性，Intel建议在此期间请不要驱动输入管脚。
所需的掉电斜坡规范
在供电电源崩溃或无法满足建议规范的情况下，就需要遵循如下PDS序列。
图 11. 要求的掉电斜坡规范
- 100 ms内所有电源轨彻底掉电。
- 尽快禁用所有供电电源。
- 三态Group 1供电电源并不要将它们有效驱动为GND。
- 如果可能，驱动或终止Group 2和Group 3对GND的供电电源。
- 确保在掉电序列过程中不存在任何供电电源的替代源；逐个减少全部供电电源并保持一致的RC典型衰减。
- 当Group 1供电电源低于0.35 V时，所有Group 2和Group 3供电电源必须低于1.0 V。
要求的电压差异规范
为了在掉电过程中不过分压低器件晶体管的电压，掉电期间两个不同电源组的任意两个供电电源之间会有其它电压要求：
ΔV < ΔVnom + 500 mV
图 12. 要求的电压差异规范
- 100 ms内所有电源轨彻底掉电。
- 例如，如果Group 1电压= 0.9 V，Group 2电压= 1.8 V，且Group 3电压= 3.0 V，则：
G3Vnom = 3.0 V
G2Vnom = 1.8 V
G2Vnom = 1.8 V
G1Vnom = 0.9 V
G3Vnom = 3.0 V
G1Vnom = 0.9 V
(G3V – G2V)nom = 1.2 V (G2V – G1V)nom = 0.9 V (G3V – G1V)nom = 2.1 V (G3V – G2V) <= 1.2 V + .5 V (G2V – G1V) <= 0.9 V + .5 V (G3V – G1V) <= 2.1 V + .5 V (G3V – G2V) <= 1.7 V (G2V – G1V) <= 1.4 V (G3V – G1V) <= 2.6 V - 为符合此电压差异要求，请按照要求的掉电斜坡规范尽快斜降所有供电电源。
注： 不遵循要求的电源序列可能导致不可预知的器件运行和内部高电流路径。
轻松掉电持续时间规范
对于通过无效端接使供电电源掉电的情况，当供电电源接近0 V时，GND的电压减少速度放缓。这样，100 ms电源要求被放宽-当电源接近GND时进行测量。
图 13. 宽松的掉电持续时间规范
- 确保所有Group 1供电电源在100 ms以内达到< 100 mV。
- 确保所有Group 2和Group 3供电电源在100 ms内达到< 200 mV。