Intel® Stratix® 10电源管理用户指南

下载 PDF
ID 683418
日期 9/26/2018
Public
文档目录
文档目录 x
1. Intel® Stratix® 10电源管理概述 2. Intel® Stratix® 10电源管理体系结构和特性 3. Intel® Stratix® 10电源管理和VID接口实现指南 4. Intel® Stratix® 10电源管理用户指南存档 5. Intel® Stratix® 10电源管理用户指南文档修订历史
2. Intel® Stratix® 10电源管理体系结构和特性 x
2.1. 功耗 2.2. 功耗降低技术和特性 2.3. 上电复位电路 2.4. Intel® Stratix® 10器件的上电排序考量 2.5. 电源设计
2.1. 功耗 x
2.1.1. 动态功耗方程
2.2. 功耗降低技术和特性 x
2.2.1. SmartVID标准功率器件 2.2.2. Power-Screened器件 2.2.3. 温度补偿 2.2.4. DSP和M20K电源门控 2.2.5. 时钟门控 2.2.6. 电源感应线（Power Sense Line）
2.2.1. SmartVID标准功率器件 x
2.2.1.1. Intel® Stratix® 10器件中SmartVID功能实现 2.2.1.2. SDM电源管理器
2.2.1.2. SDM电源管理器 x
2.2.1.2.1. PMBus主模式（Master Mode） 2.2.1.2.2. PMBus从模式
2.3. 上电复位电路 x
2.3.1. POR电路监控和未监控电源
2.4. Intel® Stratix® 10器件的上电排序考量 x
2.4.1. Intel® Stratix® 10器件的上电排序要求 2.4.2. Intel® Stratix® 10器件的掉电序列建议和要求
3. Intel® Stratix® 10电源管理和VID接口实现指南 x
3.1. Intel® Stratix® 10电源管理和VID接口入门
3.1. Intel® Stratix® 10电源管理和VID接口入门 x
3.1.1. 指定参数和选项
3.1.1. 指定参数和选项 x
3.1.1.1. 配置管脚参数 3.1.1.2. 电源管理和VID参数
1. Intel® Stratix® 10电源管理概述
2. Intel® Stratix® 10电源管理体系结构和特性
3. Intel® Stratix® 10电源管理和VID接口实现指南
4. Intel® Stratix® 10电源管理用户指南存档
5. Intel® Stratix® 10电源管理用户指南文档修订历史

2.2.5. 时钟门控

时钟门控可用于减低动态功耗。当应用程序处于空闲状态时，可暂时门控其时钟，并基于唤醒事件解除其门控。可使用用户逻辑使能或禁用全局时钟（GCLK）和扇区时钟（SCLK）实现此功能。

可通过门控 Intel® Stratix® 10器件设计中任何未使用电路的时钟信号来执行动态功耗降低。扇区时钟门控可在多路复用器级（multiplexer level）实现。

使能或禁用门控电路时，时钟门控很大一部分FPGA设计可能会导致短时间内显著的电流变化。应确保由该时钟门控引起的最大电流阶跃的不会产生超出AC噪声规范所允许的最大限度的噪声，而该电流阶跃大小由您PCB上PDN去耦合设计所决定。可通过将一个较大门控区域分成几个较小子区域来控制电流阶跃，然后将这些区域分阶段循序进入或退出电源门控。

二级标题