仅对英特尔可见 — GUID: vgo1395820527630
Ixiasoft
2.3. UFM块结构图
该图为Altera On-Chip Flash IP核结构图的顶层视图。Altera On-Chip Flash IP核支持 MAX® 10 FPGA的并和串行接口。
图 1. Altera On-Chip Flash IP核结构图
IP块具有两个Avalon-MM从控制器:
- 数据—提供对闪存进行读和编程访问的UFM块封装。
- 控制—闪存的CSR和状态寄存器,只需要用于编程和擦除操作。
这些图是读和编程(写)操作期间Avalon-MM接口的详情综述。
图 2. 并行模式中Altera On-Chip Flash IP核Avalon-MM从接口读和编程(写)操作下图显示了并行模式下 MAX® 10器件的标准接口。
图 3. 串行模式中的Altera片上闪存IP核Avalon-MM从接口读和编程(写)操作下图显示了串行模式下 MAX® 10器件的标准接口。
这些图显示为只读操作期间Avalon-MM接口的详情综述。
图 4. 并行模式中Altera On-Chip Flash IP核Avalon-MM从接口只读操作
图 5. 串行模式中Altera On-Chip Flash IP核Avalon-MM从接口只读操作