MAX 10用户闪存用户指南

ID 683180
日期 2/21/2017
Public

5.2. Altera On-Chip IP闪存信号

以下表格罗列出Altera On-Chip Flash IP核的信号
表 9.  用于并行和串行模式的Avalon-MM输入和输出信号
信号 宽度 方向 说明
时钟和复位
clock 1 输入 对整个外设提供时钟的系统时钟信号
reset_n 1 输入 复位整个外设的系统同步复位信号。IP核异步置位该信号。该信号在时钟上升沿后同步于IP核。
控制
avmm_csr_addr 1 输入 解码寄存器的Avalon-MM地址总线。
avmm_csr_read 1 输入 Avalon-MM读控制信号。IP核置位该信号显示一个读传输。如果有此显示,则需要readdata信号。
avmm_csr_readdata 32 输出 Avalon-MM读回数据信号。IP核在读周期中置位该信号。
avmm_csr_write 1 输入 Avalon-MM读控制信号。IP核置位该信号显示一个写传输。如果有此显示,则需要writedata信号。
avmm_csr_writedata 32 输入 Avalon-MM写数据总线。总线主组件在写周期中置位该总线。
数据
avmm_data_addr 用户定义 输入 Avalon-MM地址总线,用于显示闪存数据地址。该地址宽度取决于您选择的器件和配置模式。
avmm_data_read 1 输入 Avalon-MM读控制信号。IP核置位该信号显示一个读传输。如果有此显示,则需要readdata信号。
avmm_data_readdata
  • 并行模式:32
  • 串行模式:1
输出 Avalon-MM读回数据信号。IP核在读周期中置位该信号。
avmm_data_write 1 输入 Avalon-MM读控制信号。IP核置位该信号显示一个写传输。如果有此显示,则需要writedata信号。
avmm_data_writedata
  • 并行模式:32
  • 串行模式:1
输入 Avalon-MM写数据总线。总线主组件在写周期中置位该总线。
avmm_data_waitrequest 1 输出 IP核在读或写操作期间处于繁忙时,就置位该总线暂停主器件。
avmm_data_readdatavalid 1 输出 readdata信号在读周期中有效时,IP核置位该信号。
avmm_data_burstcount 用户定义 输入 总线master置位该信号以启动突发读操作。
  • 写操作中,并行模式的突发计数固定为1,串行模式为32。
  • 递增突发读模式中,所支持的读突发计数范围是:
    并行模式 1-2(突发数宽度 -1)
    串行模式 1-128*32
  • 封装突发读模式中(仅并行模式),所支持的读突发计数固定为2和4。
    10M04和 10M08 1–2
    10M16、10M25、10M40和10M50 1–4