Avalon® 接口规范

下载 PDF
ID 683091
日期 5/27/2021
Public
文档目录
文档目录 x
1. Avalon® 接口规范简介 2. Avalon® 时钟和复位接口 3. Avalon® 存储器映射的接口(Avalon Memory-Mapped Interface) 4. Avalon® 中断接口 5. Avalon® Streaming接口 6. Avalon® Streaming Credit接口 7. Avalon® Conduit接口 8. Avalon® 三态管道接口( Avalon® Tristate Conduit Interface) A. 已弃用的信号 B. Avalon® 接口规范文档修订历史
1. Avalon® 接口规范简介 x
1.1. Avalon® 属性和参数 1.2. 信号角色(Signal Roles) 1.3. 接口时序(Interface Timing) 1.4. 示例：系统设计中的 Avalon® 接口
2. Avalon® 时钟和复位接口 x
2.1. Avalon® Clock Sink信号角色 2.2. Clock Sink属性 2.3. 相关联的时钟接口 2.4. Avalon® Clock Source信号角色 2.5. Clock Source属性 2.6. Reset Sink 2.7. Reset Sink接口属性 2.8. 相关联的复位接口 2.9. 复位源(Reset Source) 2.10. Reset Source接口属性
3. Avalon® 存储器映射的接口(Avalon Memory-Mapped Interface) x
3.1. Avalon® 存储器映射的接口简介 3.2. Avalon® 存储器映射接口信号角色 3.3. 接口属性 3.4. 时序(timing) 3.5. 传输(transfer) 3.6. 地址对齐(Address Alignment) 3.7. Avalon® -MM Agent寻址
3.5. 传输(transfer) x
3.5.1. 典型的读传输和写传输 3.5.2. 使用waitrequestAllowance属性进行传输 3.5.3. 固定等待状态的读和写传输(Read and Write Transfers with Fixed Wait-States) 3.5.4. 流水线传输(Pipelined Transfers) 3.5.5. 突发传输(Burst Transfers) 3.5.6. 读和写响应
3.5.2. 使用waitrequestAllowance属性进行传输 x
3.5.2.1. waitrequestAllowance等于二 3.5.2.2. waitrequestAllowance等于一 3.5.2.3. waitrequestAllowance等于二-不推荐 3.5.2.4. Avalon® -MM Host和Agent接口的waitrequestAllowance兼容性 3.5.2.5. waitrequestAllowance错误条件
3.5.4. 流水线传输(Pipelined Transfers) x
3.5.4.1. 可变延迟的流水线读传输(Pipelined Read Transfer with Variable Latency) 3.5.4.2. 固定延迟的流水线读传输(Pipelined Read Transfer with Fixed Latency)
3.5.5. 突发传输(Burst Transfers) x
3.5.5.1. 写突发(Write Bursts) 3.5.5.2. 读突发(Read Bursts) 3.5.5.3. 换行突发(Line–Wrapped Bursts)
3.5.6. 读和写响应 x
3.5.6.1. Avalon® -MM读和写响应的事务顺序（Host和Agent） 3.5.6.2. Avalon® -MM读和写响应时序图
3.5.6.2. Avalon® -MM读和写响应时序图 x
3.5.6.2.1. minimumResponseLatency时序图(包含readdatavalid或writeresponsevalid)
4. Avalon® 中断接口 x
4.1. 中断发送器(Interrupt Sender) 4.2. 中断接收器(Interrupt Receiver)
4.1. 中断发送器(Interrupt Sender) x
4.1.1. Avalon® 中断发送器信号角色 4.1.2. 中断发送器属性(Interrupt Sender Properties)
4.2. 中断接收器(Interrupt Receiver) x
4.2.1. Avalon® 中断接收器信号角色 4.2.2. 中断接收器属性(Interrupt Receiver Properties) 4.2.3. 中断时序
5. Avalon® Streaming接口 x
5.1. 术语和概念 5.2. Avalon® Streaming接口信号角色 5.3. 信号排序和时序(Signal Sequencing and Timing) 5.4. Avalon® -ST接口属性 5.5. 典型的数据传输 5.6. 信号详情 5.7. 数据布局(Data Layout) 5.8. 无背压的数据传输 5.9. 有背压的数据传输 5.10. 数据包数据传输(Packet Data Transfers) 5.11. 信号详情 5.12. 协议详情
5.3. 信号排序和时序(Signal Sequencing and Timing) x
5.3.1. 同步接口 5.3.2. 时钟使能(Clock Enables)
5.9. 有背压的数据传输 x
5.9.1. 使用readyLatency和readyAllowance的数据传输 5.9.2. 使用readyLatency的数据传输
6. Avalon® Streaming Credit接口 x
6.1. 术语和概念 6.2. Avalon® Streaming接口信号角色 6.3. Avalon® Streaming Credit用户信号
6.2. Avalon® Streaming接口信号角色 x
6.2.1. 同步接口 6.2.2. 典型数据传输 6.2.3. 返还Credits
6.3. Avalon® Streaming Credit用户信号 x
6.3.1. 按符号的用户信号 6.3.2. 按数据包的用户信号
7. Avalon® Conduit接口 x
7.1. Avalon® 管道(Conduit)信号角色 7.2. 管道属性(Conduit Properties)
8. Avalon® 三态管道接口( Avalon® Tristate Conduit Interface) x
8.1. Avalon® 三态管道(Conduit)信号角色 8.2. 三态管道属性(Tristate Conduit Properties) 8.3. 三态管道时序(Tristate Conduit Timing)
1. Avalon® 接口规范简介
2. Avalon® 时钟和复位接口
3. Avalon® 存储器映射的接口(Avalon Memory-Mapped Interface)
4. Avalon® 中断接口
5. Avalon® Streaming接口
6. Avalon® Streaming Credit接口
7. Avalon® Conduit接口
8. Avalon® 三态管道接口( Avalon® Tristate Conduit Interface)
A. 已弃用的信号
B. Avalon® 接口规范文档修订历史

3.5.5.3. 换行突发(Line–Wrapped Bursts)

具有指令缓存的处理器通过使用换行突发(line-wrapped bursts)来提高效率。当处理器请求不在缓存中的数据时，缓存控制器必须重新填充整个缓存行。对于高速缓存行大小为64字节的处理器，一个高速缓存缺失(cache miss)会导致从内存中读取64个字节。如果处理器在出现高速缓存缺失时从地址0xC读取，那么一个低效高速缓存控制器可能会在地址0上发出突发，从而产生来自读取地址0x0，0x4，0x8，0xC，0x10，0x14，0x18，. . .0x3C的数据。在第四次读取之前，请求的数据不可用。对于换行突发，地址顺序为0xC，0x10，0x14，0x18，. . .0x3C，0x0，0x4和0x8。首先返回请求的数据。整个缓存行最终从内存中重新填充。
二级标题