Avalon® 接口规范

ID 683091
日期 5/27/2021
Public
文档目录

1. Avalon® 接口规范简介

所作的更新针对于:
Intel® Quartus® Prime设计套件 20.1
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。
Avalon® 接口使您能够轻松连接 Intel® FPGA中的各个组件,从而简化了系统设计。 Avalon® 接口系列对应用于流式传输高速数据,读写寄存器和存储器以及控制片外器件的接口进行了定义。 Platform Designer中的组件采用这些标准接口。此外,您可以在自定义组件中使用 Avalon® 接口,以增强设计的互操作性。

本规范定义了所有的 Avalon® 接口。阅读本规范后,您会了解适合您组件的接口以及用于特定行为的信号角色。本规范定义了以下七个接口:

  • Avalon® Streaming Interface ( Avalon® -ST)—支持单向数据流的接口,包括多路复用流,数据包和DSP数据。
  • Avalon® Memory Mapped Interface ( Avalon® -MM)—基于地址的读/写接口,典型的Host-Agent连接。
  • Avalon® Conduit Interface—适用于不适配任何其他 Avalon® 类型的单个信号或信号组的接口类型。您可以在Platform Designer系统内部连接管道接口(conduit interface)。或者,可以将它们导出以连接到设计中的其他模块或者连接到FPGA管脚。
  • Avalon® Tri-State Conduit Interface ( Avalon® -TC) —支持与片外(off-chip)外设连接的接口。多个外设可以通过信号多路复用(signal multiplexing)来共享管脚,从而减少FPGA的管脚数和PCB上的走线数量。
  • Avalon® Interrupt Interface—允许组件向其他组件发送事件信号的接口。
  • Avalon® Clock Interface—驱动或接收时钟的接口。
  • Avalon® Reset Interface—提供复位连接的接口。

一个组件可以包括任意数量的这些接口,并且还可以包括相同接口类型的多个实例。

注: Avalon® 接口是一个开放的标准。对使用或基于 Avalon® 接口的产品进行开发和销售时不需要许可(license)和版税(royalty)。