外部内存接口 IP 支持中心

外部内存接口 （EMIF） 支持页面为FPGAs提供自始至终的设计流程。

介绍

外部内存接口 （EMIF） 支持中心为 Agilex™ 7、Agilex™ 5、Agilex™ 3、Stratix® 10、Arria® 10 和 Cyclone® 10 设备提供资源。

您将找到有关如何计划、设计、实施和验证外部内存接口的信息。您还可以在此页面上找到调试、培训和其他资源材料。

获取对 Agilex™ 7 FPGA接口协议设计、 Agilex™ 5 FPGA接口协议设计和Agilex™ 3 FPGA接口协议设计。这些标准开发流程的分步引导式旅程揭示了关键的关键资源和文档。

对于其他设备，请搜索 设备和产品支持集合。

1.设备选择

如何选择设备

有两种工具可帮助您根据内存要求选择FPGA：

EMIF 设备选择器

EMIF 规范估算器

特性
  • 确定实现理想带宽所需的内存接口
  • 根据选定的内存配置计算带宽
  • 显示支持选定内存接口的所有 Agilex™ 7、Stratix® 10 和 Arria® 10 FPGAs
  • 确定所选FPGA设备系列的特定配置可实现的性能
  • 筛选显示每个 FPGA 系列的最大频率、速度等级和 EMIF 配置
  • 查找并比较 FPGA 支持的每款外部内存接口和配置的性能

设备支持
  • Agilex™ 7 FPGAs
  • Stratix® 10 FPGAs
  • Arria® 10 FPGAs
  • 所有FPGAs

资源

EMIF 工具
查看全部 显示较少

如何选择外部内存知识产权 （IP）

如需了解各种适用的内存知识产权 (IP)，请参阅以下在线培训课程：

培训课程

 支持的设备

说明
内存接口简介

Agilex™ 7

F 系列和 I 系列

 本培训是第 1 部分（共 4 部分）。培训的第一部分介绍了可用的内存选项，并介绍了这些设备的架构如何实现这种性能。该系列的其他培训包括 内存接口集成 （第 2 部分）、 内存接口验证 （第 3 部分）和 片上调试 （第 4 部分）

FPGA设备中的内存接口 IP 简介

 Agilex™ 5

本课程涵盖了不同的外部内存接口选项，以及Stratix® 10 和 Arria® 10 FPGAs的架构和硬内存控制器功能。
DDR5 内存和内存接口 IP Agilex™ 5 此培训包括“DDR5 内存和内存接口 IP 向专家提问”的记录。在此会话中，FPGA Apps 工程师讨论 DDR5 内存技术并回答有关 DDR5 和内存接口 IP 的问题。

高带宽内存 （HBM2） 接口：介绍、架构

 Stratix® 10 MX

本课程涵盖了将高带宽内存集成到 Stratix® 10 MX FPGA 设备中的优势、强化型 HBM 控制器的特性和选项，以及如何生成 HBM2 IP。

高带宽内存 （HBM2） 接口输入：HBMC 特性

 Stratix® 10 MX

本课程涵盖了强化型 HBM 控制器的特性和选项，以及控制器和用户逻辑之间的 Arm* AMBA 4 AXI 接口。
查看全部 显示较少

2.用户指南和文档

如何查找 EMIF IP 的相关信息

如需了解外部内存接口 (EMIF) 知识产权 (IP)，请参阅以下外部接口 IP 用户指南：

  • 请参阅“用户指南”章节
内容类型

Agilex™ 7 设备

F 系列和 I 系列

Agilex™ 7 设备

M-系列

 Agilex™ 5 设备 Agilex™ 3 设备 Stratix® 10 设备 Arria® 10 设备 Cyclone® 10 设备
IP 用户指南
设计示例用户指南
FPGA PHY Lite 用户指南
FPGA HBM2 用户指南 - - - - - -
版本说明
引脚输出文件
查看全部 显示较少

3.EMIF IP 生成

如何生成 EMIF IP

如需详细了解外部内存接口 (EMIF) 知识产权 (IP) 参数，请参阅 EMIF IP 用户指南中的以下特定协议章节：

主题

Agilex™ 7 设备

F 系列和 I 系列

Agilex™ 7 设备

M-系列

 Agilex™ 5 设备 Agilex™ 3 设备

Stratix® 10 设备

Arria® 10 设备

Cyclone® 10 设备

EMIF IP 参数说明

注意： 如需详细了解如何 生成 EMIF IP，请参阅以下用户指南以及培训课程和视频章节。
查看全部 显示较少

如何执行功能仿真

主题

Agilex™ 7 设备

F 系列和 I 系列

Agilex™ 7 设备

M-系列

 Agilex™ 5 设备 Agilex™ 3 设备 Stratix® 10 设备 Stratix® 10 MX 设备 Arria® 10 设备 Cyclone® 10 设备
仿真外部内存接口

仿真内存 IP

仿真内存 IP

仿真内存 IP

仿真内存 IP

仿真内存 IP

仿真 HBM2 IP

仿真内存 IP

 仿真内存 IP
生成仿真 EMIF 设计示例 仿真设计示例 仿真设计示例 仿真设计示例 仿真设计示例 仿真设计示例 仿真设计示例 仿真设计示例 仿真设计示例
注：关于如何验证 EMIF 设计的信息，请参阅“培训课程和视频”章节，以访问“验证内存接口 IP”课程。
查看全部 显示较少

在何处查找有关FPGA资源和引脚放置的信息

如需详细了解外部内存接口 (EMIF) 引脚信息，请参阅 EMIF 知识产权 (IP) 用户指南中的以下特定协议章节：

主题

Agilex™ 7 设备

F 系列和 I 系列

Agilex™ 7 设备

M-系列

 Agilex™ 5 设备 Agilex™ 3 设备

Stratix® 10 设备

Arria® 10 设备

Cyclone® 10 设备

EMIF 引脚和资源规划
查看全部 显示较少

Interface Planner

如需了解用于资源位置分配的 Interface Planner，请参阅以下在线培训。

培训课程

说明

使用 Interface Planner 轻松快速地执行 I/O 系统设计

本课程介绍了如何使用 Interface Planner 实施设计资源平面图。了解 Interface Planner，前身为 BluePrint，是 Quartus® Prime Pro Edition 软件中的一款简单易用工具，可借助 Fitter 的强大功能在几分钟内创建符合规范的平面图。

查看全部 显示较少

有关并行接口 PHY Lite 的其他资源

主题 支持的设备 说明
面向并行接口 FPGA IP 的 PHY Lite 用户指南
  • Agilex™ 3 FPGA C 系列
  • Agilex™ 5 FPGA D 系列和 E 系列
  • Agilex™ 7 FPGA F 系列、I 系列和 M 系列
  • Stratix® 10 FPGA
  • Arria® 10 FPGA
  • Cyclone® 10 GX FPGA
 面向并行接口 IP 的 PHY Lite 主要用于构建定制内存接口 PHY 模块。它适用于简单的并行接口。该用户指南提供了与 DDR2、LPDDR2、LPDDR、TCAM、闪存、ONFI（同步模式）和移动 DDR 等协议接口的说明。
查看全部 显示较少

4.电路板设计和仿真

在哪里可以找到电路板布局和设计方面的信息

如需详细了解外部内存接口 (EMIF) 电路板布局和设计，请参阅 EMIF 知识产权 (IP) 用户指南中的以下特定协议章节：

主题

Agilex™ 7 设备

F 系列和 I 系列

Agilex™ 7 设备

M-系列

 Agilex™ 5 设备

Stratix® 10 设备

Arria® 10 设备

Cyclone® 10 设备

EMIF 电路板设计指南
查看全部 显示较少

如何执行电路板/通道仿真

如需了解测量读写符号间干扰 (ISI) 和串扰、安排命令、地址、控制和数据引脚，以及 I/O 组布置限制等信息，请参阅以下指南：

如何计算电路板偏移和通道损耗

有两款工具可帮助您计算电路板偏移和通道损耗：

主题

电路板偏移参数工具

通道损耗计算工具

特性
  • 计算由于 PCB 线路和多级设计造成的电路板偏移
  • 计算由于符号间干扰 (ISI) 和命令、地址、控制和数据信号的串扰造成的通道损耗

支持
  • Arria® 10 和 Stratix® 10 FPGAs
  • 所有内存协议
  • Arria® 10 和 Stratix® 10 FPGAs
  • DDR 内存协议
  • 仅与 Mentor Graphics HyperLynx 信号完整性软件兼容

工具
查看全部 显示较少

在何处查找时序收敛的相关信息

如需了解外部内存接口 （EMIF） 时序收敛的信息，请参阅 EMIF 知识产权 （IP） 用户指南中的以下章节。

Agilex™ 7 设备

F 系列和 I 系列

Agilex™ 7 设备

M-系列

 Agilex™ 5 设备

Stratix® 10 设备

Arria® 10 设备

Cyclone® 10 设备
查看全部 显示较少

5.调试

如何调试外部内存接口设计

如需了解调试外部内存接口 （EMIF） 知识产权 （IP），请参阅 EMIF IP 用户指南中的以下章节。

Agilex™ 7 设备 Agilex™ 5 设备 Agilex™ 3 设备 Stratix® 10 设备 Arria® 10 设备 Cyclone® 10 设备
查看全部 显示较少

如何使用 EMIF 调试工具套件

培训课程

说明

FPGA设备中内存接口 IP 的 EMIF 工具套件和片上调试工具套件

本课程介绍了如何使用 EMIF 工具套件或片上调试工具套件执行调试，如何使用 Traffic Generator 2.0，以及如何配置多个内存接口设计来兼容这些调试工具。
查看全部 显示较少

EMIF 调试工具套件的功能、支持和可访问性说明：

特性
  • 显示每个 DQS 组和 DQ 引脚的校准前和校准后裕量
  • 为每个 DQ 引脚生成读/写眼图（2D 眼图）
  • 允许用于测试/调试的可定制实时流量生成器（流量生成器 2.0）
  • 捕获用户模式流量期间的读/写余量（驱动裕量）

支持
  • 兼容包含一个或多个内存接口的 EMIF 设计示例项目和定制 EMIF 设计
  • 支持所有内存协议

可用性
  • 可通过 Quartus Prime 软件（工具 > 系统调试工具 >外部内存接口工具包）访问
查看全部 显示较少

邮箱命令执行脚本

分步说明：

主题 支持的设备 说明
外部内存接口 （EMIF） 邮箱脚本

Agilex™ 7 M 系列器件

Agilex™ 5 设备

Agilex™ 3 设备

可用于测试命令执行的邮箱访问脚本。

有关如何执行邮箱访问的分步说明，请参阅以下用户指南：
查看全部 显示较少

优化控制器性能

如需了解控制器的性能和效率，请参阅外部内存接口 （EMIF） 知识产权 （IP） 用户指南中的以下章节。

Agilex™ 7 设备

F 系列和 I 系列

Agilex™ 7 设备

M-系列

Agilex™ 5 设备

Agilex™ 3 设备

Stratix® 10 设备

Arria® 10 设备

 ® 10 设备
查看全部 显示较少

其他 EMIF 调试资源

主题 支持的设备 说明
Traffic Generator 2.0 用户指南 Agilex™ 7 F 系列和 I 系列器件 借助流量生成器 2.0，您可通过自定义流量和测试模式来测试和调试外部内存接口。有关如何使用 Traffic Generator 2.0 功能的详细信息，请参阅以下指南和视频。
EMIF 示例流量生成器视频 Arria® 10 设备 了解如何在面向外部内存接口的 Arria 10 流量生成器上实施不同的测试模式。
调试多个内存接口用户指南 Arria® 10 设备 如需了解如何以菊花链方式连接多个内存接口，从而与 EMIF 调试工具套件兼容，请参阅以下用户指南，获取分步说明。
查看全部 显示较少

6.培训课程

Agilex™ 7 设备

F 系列和 I 系列

 Stratix® 10 设备

Arria® 10 设备

Cyclone® 10 设备
查看全部 显示较少

其他推荐用户指南

如需了解外部内存接口 （EMIF） 知识产权 （IP），请参阅以下 EMIF IP 用户指南。

Agilex™ 7 设备

F 系列和 I 系列

Agilex™ 7 设备

M-系列

 Agilex™ 5 和 Agilex™ 3 设备 Stratix® 10 设备

Arria® 10 设备

Cyclone® 10 设备
查看全部 显示较少

如何了解有关 EMIF 的已知问题

如需了解 EMIF IP 的当前和已知问题，请参阅知识库：

其它文档

按产品生命周期阶段分类的 FPGA 设备和产品系列的完整列表。

其他外部内存接口培训课程

如欲了解更多信息，请搜索以下资源： 文档、 培训课程、 视频、 设计示例和 知识库。

仍有疑问？


获取最常见的设计问题的答案。

搜索知识库