设备配置 - 支持中心
欢迎来到设备配置支持中心!
在这里,您可以了解到有关如何选择、设计和实施配置方案和功能的信息。此外,我们还提供有关如何调配系统和调试配置链接的准则。本页将内容按照配置系统设计的步骤组织为几类,涵盖自始至终的整个流程。
祝您访问愉快!
从以下页面获取英特尔® Agilex™、英特尔® Stratix® 10、英特尔® Arria® 10 和英特尔® Cyclone® 10 设备的支持资源。对于其他设备,请通过以下链接搜索:文档、培训课程、英特尔® FPGA Quick Videos、英特尔® FPGA 设计示例和 FPGA 知识库。
1. 设备特定的配置详情
表 1 - 配置方案和功能概述
设备产品家族 | 配置方案 | 配置特性 | |||||||
---|---|---|---|---|---|---|---|---|---|
方案 |
数据宽度 |
最大时钟速率 |
最大数据速率 |
设计安全 |
部分重配置(2) |
远程系统更新 |
单事件干扰 |
通过协议配置 |
|
英特尔 Agilex |
Avalon® Streaming |
32 位 |
125 MHz |
4000 Mbps |
√ |
√ |
并行闪存加载程序 II IP 核 |
√ |
不适用 |
16 位 |
125 MHz |
2000 Mbps |
√ |
√ |
|||||
8 位 |
125 MHz |
1000 Mbps |
√ |
√ |
|||||
主动串行 (AS) |
4 位 |
166(1) MHz |
664 Mbps |
√ |
√ |
√ |
√ |
√ |
|
JTAG |
1 位 |
30 MHz |
30 Mbps |
√ |
√ |
不适用 |
√ |
不适用 |
|
英特尔® Stratix® 10 |
Avalon®-ST |
32 位 |
125 MHz |
4000 Mbps |
√ |
√ |
并行闪存加载程序 II IP 核 |
√ |
不适用 |
16 位 |
125 MHz |
2000 Mbps |
√ |
√ |
|||||
8 位 |
125 MHz |
1000 Mbps |
√ |
√ |
|||||
主动串行 (AS) |
4 位 |
125(1) MHz |
500 Mbps |
√ |
√ |
√ |
√ |
√ |
|
JTAG |
1 位 |
30 MHz |
30 Mbps |
√ |
√ |
不适用 |
√ |
不适用 |
|
英特尔® Arria® 10 |
通过 HPS 配置 |
32 位 |
100 MHz |
3200 Mbps |
√ |
√ |
通过 HPS |
√ |
不适用 |
16 位 |
100 MHz |
1600 Mbps |
√ |
||||||
快速被动并行 (FPP) |
32 位 |
100 MHz |
3200 Mbps |
√ |
√ |
并行闪存加载程序 IP 核 |
√ |
不适用 |
|
16 位 |
100 MHz |
1600 Mbps |
√ |
||||||
8 位 |
100 MHz |
800 Mbps |
√ |
||||||
主动串行 (AS) |
4 位 |
100 MHz |
400 Mbps |
√ |
√(3) |
√ |
√ |
√ |
|
1 位 |
100 MHz |
100 Mbps |
√ |
||||||
被动串行 (PS) |
1 位 |
100 MHz |
100 Mbps |
√ |
√(3) |
并行闪存加载程序 IP 核 |
√ |
不适用 |
|
JTAG |
1 位 |
33 MHz |
33 Mbps |
|
√(3) |
不适用 |
√ |
不适用 |
|
英特尔® Cyclone® 10 GX |
快速被动并行 (FPP) |
32 位 |
100 MHz |
3200 Mbps |
√ |
√ |
并行闪存加载程序 IP 核 |
√ |
不适用 |
16 位 |
100 MHz |
1600 Mbps |
√ |
||||||
8 位 |
100 MHz |
800 Mbps |
√ |
||||||
主动串行 (AS) |
4 位 |
100 MHz |
400 Mbps |
√ |
√(3) |
√ |
√ |
√ |
|
1 位 |
100 MHz |
100 Mbps |
√ |
||||||
被动串行 (PS) |
1 位 |
100 MHz |
100 Mbps |
√ |
√(3) |
并行闪存加载程序 IP 核 |
√ |
不适用 |
|
JTAG |
1 位 |
33 MHz |
33 Mbps |
不适用 |
√(3) |
不适用 |
√ |
不适用 |
|
英特尔® Cyclone® 10 LP |
快速被动并行 (FPP) |
8 位 |
66(4)/100(6) MHz |
528(4)/800(6) Mbps |
不适用 |
不适用 |
并行闪存加载程序 IP 核 |
√ |
不适用 |
被动串行 (PS) |
1 位 |
66(4)/133(5) MHz |
66(4)/133(5) Mbps |
不适用 |
不适用 |
并行闪存加载程序 IP 核 |
√ |
不适用 |
|
主动串行 (AS) |
1 位 |
40 MHz |
40 Mbps |
不适用 |
不适用 |
√ |
√ |
不适用 |
|
JTAG |
1 位 |
25 MHz |
25 Mbps |
不适用 |
不适用 |
不适用 |
√ |
不适用 |
- 使用 OSC_CLK_1 作为配置时钟源时的最大时钟速率。在 SmartVID 操作期间或当设备处于用户模式时,如果将内部振荡器用作配置时钟源,会降低最大时钟速率。
- 设备完全配置后,您可以执行部分重配置。要了解详细信息,请参考部分重配置用户指南。
- 只有在将其配置为内部主机时,才能执行部分配置。
- 内部逻辑的电源电压,VCCINT = 1.0 伏。
- 内部逻辑的电源电压,VCCINT = 1.2 伏。
- 内部逻辑的电源电压,VCCINT = 1.2 伏。Cyclone 10 LP 1.2 伏内核电压设备仅支持 10CL006、10CL010、10CL016、10CL025 和 10CL040 的 133 MHz DCLK fMAX。
通过 HPS 配置
使用硬核处理器系统 (HPS) 配置 SoC 设备的 FPGA 部分
英特尔 Agilex 设备
英特尔 Stratix 10 设备
英特尔 Arria 10 设备
快速被动并行
英特尔 Arria 10 设备
英特尔 Cyclone 10 GX 设备
英特尔 Cyclone 10 LP 设备
更多资源:
主动串行
英特尔 Agilex 设备
英特尔 Stratix 10 设备
英特尔 Arria 10 设备
英特尔 Cyclone 10 GX 设备
英特尔 Cyclone 10 LP 设备
更多资源:
被动串行
英特尔 Arria 10 GX 设备
英特尔 Cyclone 10 GX 设备
英特尔 Cyclone 10 LP 设备
更多资源:
JTAG
英特尔 Agilex 设备
英特尔 Stratix 10 设备
英特尔 Arria 10 设备
英特尔 Cyclone 10 GX 设备
英特尔 Cyclone 10 LP 设备
更多资源:
3. 高级配置功能
设备安全
英特尔 Agilex 设备
英特尔 Stratix 10 设备
英特尔 Arria 10 设备
英特尔 Cyclone 10 GX 设备
更多资源:
部分重配置
英特尔 Agilex 设备
英特尔 Stratix 10 设备
- 部分重配置解决方案 IP 用户指南
- AN 825:在英特尔 Stratix 10 GX FPGA 开发板上部分重配置一个设计
- AN 826:Stratix 10 GX FPGA 开发板分层部分重配置教程
- AN 818:Stratix 10 GX FPGA 开发板静态更新部分重配置教程
- AN 819:使用面向英特尔 Stratix 10 设备的 PCI Express* 参考设计进行部分重配置
- AN 820:使用面向英特尔 Stratix 10 设备的 PCI Express 参考设计进行分层部分重配置
英特尔® Arria® 10 设备
- 部分重配置解决方案 IP 用户指南
- 通过协议对 Arria® 10 CvP 进行初始化和部分重配置的用户指南
- AN 817:Arria 10 GX FPGA 开发板静态更新部分重配置教程
- AN 798:使用 Arria 10 HPS 进行部分重配置
- AN 797:在英特尔 Arria 10 GX FPGA 开发板上对设计进行部分重配置
- AN 784:使用面向英特尔 Arria 10 设备的 PCI Express 参考设计进行部分重配置
- AN 805:在英特尔 Arria 10 SoC 开发板上对设计进行分层重配置
- AN 806:英特尔 Arria 10 GX FPGA 开发板分层部分重配置教程
- AN 813:使用面向英特尔 Arria 10 设备的 PCI Express 参考设计进行分层部分重配置
英特尔® Cyclone® 10 GX 设备
更多资源:
远程系统升级
英特尔 Agilex 设备
英特尔 Stratix 10 设备
- 英特尔 Stratix 10 配置用户指南
- Tcl 脚本示例用于执行远程系统更新的示例,详见远程系统升级部分的记录
- 英特尔 Stratix 10 SoC 远程系统更新 (RSU) 用户指南
英特尔 Arria 10 设备
英特尔 Cyclone 10 GX 设备
英特尔 Cyclone 10 LP 设备
更多资源:
减小 SEU
英特尔 Agilex 设备
英特尔 Stratix 10 设备
英特尔 Arria 10 设备
英特尔 Cyclone 10 GX 设备
英特尔 Cyclone 10 LP 设备
更多资源:
通过协议配置 (CvP)
英特尔 Agilex 设备
英特尔 Stratix 10 设备
英特尔 Arria 10 设备
英特尔 Cyclone 10 GX 设备
闪存访问 IP
英特尔 Agilex 设备
英特尔 Stratix 10 设备
英特尔 Arria 10 设备
- 通用串行闪存接口英特尔® FPGA IP 核用户指南
- 主动串行内存接口 (ASMI) 并行英特尔 FPGA IP 核用户指南
- 主动串行内存接口 (ASMI) 并行 II 英特尔 FPGA IP 核用户指南
- AN 720:在您的设计中仿真 ASMI 摸块
英特尔 Cyclone 10 GX 设备
- 通用串行闪存接口英特尔® FPGA IP 核用户指南
- 主动串行内存接口 (ASMI) 并行 I 英特尔® FPGA IP 核用户指南
- 主动串行内存接口 (ASMI) 并行 II 英特尔 FPGA IP 核用户指南
- AN 720:在您的设计中仿真主动串行内存接口 (ASMI) 模块
英特尔 Cyclone 10 LP 设备
芯片 ID IP
英特尔 Agilex 设备
英特尔 Stratix 10 设备
英特尔 Arria 10 设备
英特尔 Cyclone 10 GX 设备
4. 英特尔® Quartus® Prime 软件设计流程
表 2 - 设备配置设置和编程文件生成流程
1. 常规设置 |
|
2. 配置设置 |
|
3. 编程文件设置 |
|
4. 其他可选高级特性设置 |
|
5. 生成配置和编程文件 |
|
在哪里可以找到有关设备配置设置和配置与编程文件生成的信息?
英特尔 Agilex 设备
英特尔 Stratix 10 设备
英特尔 Arria 10 设备
英特尔 Cyclone 10 GX 设备
英特尔 Cyclone 10 LP 设备
5. 板卡设计
在哪里可以找到有关设备配置设计准则的信息?
英特尔 Agilex 设备
英特尔 Stratix 10 设备
英特尔 Arria 10 设备
英特尔 Cyclone 10 GX 设备
英特尔 Cyclone 10 LP 设备
在哪里可以找到有关配置引脚的连接准则的信息?
英特尔 Agilex 设备
- 英特尔 Agilex 设备家族引脚连接准则 - 您可以使用关键词“专用配置/JTAG 引脚”、“安全设备管理器 (SDM) 引脚”和“可选/两用配置引脚”进行搜索
英特尔 Stratix 10 设备
- 英特尔 Stratix 10 GX、MX、TX 和 SX 设备家族针脚连接准则 - 您可以使用关键词“专用配置/JTAG 引脚”、“安全设备管理器 (SDM) 引脚”和“可选/两用配置引脚”进行搜索
英特尔 Arria 10 设备
- 英特尔 Arria 10 GX、GT 和 SX 设备家族引脚连接准则 - 您可以使用关键字“专用配置/JTAG 引脚”、“可选/两用配置引脚”和“部分重新配置引脚”进行搜索
英特尔 Cyclone 10 GX 设备
- 英特尔 Cyclone 10 GX 设备家族针脚连接准则 - 您可以使用关键字“专用配置/JTAG 引脚”和“可选/两用配置引脚”进行搜索
英特尔 Cyclone 10 LP 设备
- 英特尔 Cyclone 10 LP 设备家族引脚连接准则 - 您可以使用关键字“配置/JTAG 引脚”进行搜索
在哪里可以找到有关配置规格的信息?
设备数据表中的配置规格指定了以下规格:
- 面向配置控制引脚的时序规格
- 面向每个支持的配置方案的时序/性能规格
- 配置比特流大小
- 每个支持的配置方案的配置时间估计
英特尔 Agilex 设备
- 英特尔 Agilex 设备数据表 - 您可以使用关键词“配置规格”和“电源加速时间”进行搜索
英特尔 Stratix 10 设备
- 英特尔 Stratix 10 设备数据表 - 您可以通过关键词“配置规格”和“电源加速时间”来搜索
英特尔 Arria 10 设备
- 英特尔 Arria 10 设备数据表 - 您可以通过关键词“配置规格”和“电源加速时间”来搜索
- 英特尔 Arria 10 内核结构和通用 I/O 手册 - 您可以通过关键词“快速 POR”来搜索
英特尔 Cyclone 10 GX 设备
- 英特尔 Cyclone 10 GX 设备数据表 - 您可以通过关键词“配置规格”和“电源加速时间”来搜索
- 英特尔 Cyclone 10 GX 内核结构和通用 I/O 手册 - 您可以通过关键词“快速 POR”来搜索
英特尔 Cyclone 10 LP 设备
- 英特尔 Cyclone 10 LP 设备数据表 - 您可以通过关键词“配置和 JTAG 规格”和“电源加速时间”来搜索
- 英特尔 Cyclone 10 LP 内核结构和通用 I/O 手册 - 您可以通过关键词“快速 POR”来搜索
6. 调试
FPGA 配置故障排除工具
使用 JTAG 的英特尔 Agilex 和英特尔 Stratix 10 FPGA 系统控制台调试工具
英特尔 Stratix 10 FPGA SDM 调试工具套件可帮助您调试配置问题。
- 它在英特尔 Quartus Prime Pro 版软件 v18.1 及更高版本中提供。
正在寻找一款工具,用于调试英特尔 Arria 10 设备的配置故障/设计安全/错误检测循环冗余检验 (CRC)?
- 请联系您的英特尔® 销售代表获取该配置诊断工具。
您可以使用该故障排除工具或故障树分析来确定可能的配置故障原因。
知识库解决方案
前往知识库,输入问题关键词,查找相应解决方案。
英特尔® 支持的配置设备
英特尔支持的第三方配置设备
表 3 显示了英特尔 Quartus Convert 编程文件工具和 Quartus Programmer 版本 21.3 专业版和 20.1 标准版支持的第三方配置设备的标准。
表 3 - 英特尔支持的第三方配置设备
英特尔® FPGA |
提供商 |
P/N |
字节寻址 |
虚拟时钟设置 ASx1 ASx4 |
是否为永久四核闪存? |
英特尔测试和支持的闪存设备 |
|
---|---|---|---|---|---|---|---|
英特尔 Agilex |
美光 |
MT25QU128 |
3 字节(1) |
不适用 |
10(4) |
否(6) |
MT25QU128ABA8ESF-0SIT |
MT25QU256 |
MT25QU256ABA8E12-1SIT |
||||||
MT25QU512 |
MT25QU512ABB8ESF-0SIT |
||||||
MT25QU01G |
MT25QU01GBBB8ESF-0SIT |
||||||
MT25QU02G |
MT25QU02GCBB8E12-0SIT |
||||||
旺宏电子 |
MX25U128(10) |
3 字节(1) |
不适用 |
6(1) |
否(6) |
MX25U12835FMI-100 |
|
MX25U256(10) |
MX25U25645GMI00 |
||||||
MX25U512(10) |
MX25U51245GMI00 |
||||||
MX66U512(10) |
MX66U51235FXDI-10G |
||||||
MX66U1G(10) |
MX66U1G45GXDI00 |
||||||
MX66U2G(10) |
MX66U2G45GXRI00 |
||||||
ISSI |
IS25WP512M |
3 字节(1) |
不适用 |
6(1) |
否(6) |
IS25WP512M-RHLE |
|
英特尔® Stratix® 10 |
美光 |
MT25QU128 |
3 字节(1) |
不适用 |
10(4) |
否(6) |
MT25QU128ABA8ESF-0SIT |
MT25QU256 |
MT25QU256ABA8E12-1SIT |
||||||
MT25QU512 |
MT25QU512ABB8ESF-0SIT |
||||||
MT25QU01G |
MT25QU01GBBB8ESF-0SIT |
||||||
MT25QU02G |
MT25QU02GCBB8E12-0SIT |
||||||
旺宏电子 |
MX25U128(10) |
3 字节(1) |
不适用 |
6(1) |
否(6) |
MX25U12835FMI-100 |
|
MX25U256(10) |
MX25U25645GMI00 |
||||||
MX25U512(10) |
MX25U51245GMI00 |
||||||
MX66U512(10) |
MX66U51235FXDI-10G |
||||||
MX66U1G(10) |
MX66U1G45GXDI00 |
||||||
MX66U2G(10) |
MX66U2G45GXRI00 |
||||||
英特尔 Arria 10、英特尔 Cyclone 10 GX |
美光 |
MT25QU256 |
4 字节(4) |
10(4) |
10(4) |
否(6) |
MT25QU256ABA8E12-1SIT |
MT25QU512 |
MT25QU512ABB8ESF-0SIT |
||||||
MT25QU01G |
MT25QU01GBBB8ESF-0SIT |
||||||
MT25QU02G |
MT25QU02GCBB8E12-0SIT |
||||||
旺宏电子 |
MX25U256(3) |
4 字节(5) |
10(5) |
10(5) |
是(6) |
MX25U25645GXDI54 |
|
MX25U512(3) |
MX25U51245GXDI54 |
||||||
MX66U1G(3) |
MX66U1G45GXDI54 |
||||||
MX66U2G(3) |
MX66U2G45GXRI54 |
||||||
Cyclone V, Arria V, Stratix V |
美光 |
MT25QL128 |
3 字节(1) |
12(4) |
12(4) |
否(6) |
MT25QL128ABA8ESF-0SIT |
MT25QL256 |
4 字节(4) |
4(4) |
10(4) |
否(6) |
MT25QL256ABA8ESF-0SIT |
||
MT25QL512 |
MT25QL512ABB8ESF-0SIT |
||||||
MT25QL01G |
MT25QL01GBBB8ESF-0SIT |
||||||
MT25QL02G |
MT25QL02GCBB8E12-0SIT |
||||||
旺宏电子 |
MX25L128 |
3 字节(1)(2) |
8(1) |
6(1) |
否(6) |
MX25L12833FMI-10G |
|
MX25L256 |
MX25L25645GMI-08G |
||||||
MX25L512 |
MX25L51245GMI-08G |
||||||
Cypress |
S25FL128 |
3 字节(1)(2) |
8(1) |
7(1) |
否(6) |
S25FL128SAGMFI000 |
|
S25FL256 |
S25FL256SAGMFI000 |
||||||
S25FL512 |
S25FL512SAGMFI0I0 |
||||||
Cyclone 10 LP |
美光 |
MT25QL128 |
3 字节(1)(2) |
8(1) |
不适用 |
否(6) |
MT25QL128ABA8ESF-0SIT |
MT25QL256 |
MT25QL256ABA8ESF-0SIT |
||||||
MT25QL512 |
MT25QL512ABB8ESF-0SIT |
||||||
MT25QL01G |
MT25QL01GBBB8ESF-0SIT |
||||||
MT25QL02G |
MT25QL02GCBB8E12-0SIT |
||||||
旺宏电子 |
MX25L128 |
3 字节(1)(2) |
8(1) |
不适用 |
否(6) |
MX25L12833FMI-10G |
|
MX25L256 |
MX25L25645GMI-08G |
||||||
MX25L512 |
MX25L51245GMI-08G |
||||||
Cypress |
S25FL128 |
3 字节(1)(2) |
8(1) |
不适用 |
否(6) |
S25FL128SAGMFI000 |
|
S25FL256 |
S25FL256SAGMFI000 |
||||||
S25FL512 |
S25FL512SAGMFI0I0 |
- 使用配置设备的默认设置。
- 执行远程系统升级时,图像的起始地址必须设置在第一个 128 Mb 以内。
- 英特尔 Arria 10 和英特尔 Cyclone 10 GX 设备仅支持部件编号为 MX25U25645GXDI54、MX25U51245GXDI54、MX66U1G45GXDI54、MX66U2G45GXRI54 的旺宏电子配置设备。
- 英特尔 Quartus Programmer 在编程操作中设置非易失性配置寄存器。如果使用第三方编程器,用户需要手动设置寄存器。
- 配置设备永久保持此值,用户不能选择更改该设置。
- 英特尔 Quartus Programmer 发出启用四核模式的命令
- 传统 ASMI 并行 I 英特尔 FPGA IP 核和 ASMI 并行 II 英特尔 FPGA IP 核不支持这些配置设备。如欲获取最新设计,请参阅通用串行闪存接口英特尔 FPGA IP 核。
- AS x 1 - 主动串行配置支持 1 位数据宽度
- AS x 4 - 主动串行配置方案支持 4 位数据宽度
- 英特尔 Stratix 10 和英特尔 Agilex 设备不支持部件编号为 MX25U25645GXDI54、MX25U51245GXDI54、MX66U1G45GXDI54 和 MX66U2G45GXRI54 的旺宏电子配置设备。
设计示例和参考设计
设计示例和参考设计
英特尔 Agilex 设备
- Agilex 邮箱客户端英特尔 FPGA IP 核设计示例(QSPI 闪存访问和远程系统更新)
- 使用 Agilex 中的 AVST 邮箱 IP 读取芯片 ID
- 英特尔 Agilex P-tile CvP 初始化模式示例设计
英特尔 Stratix 10 设备
- Stratix 10 邮箱客户端英特尔 FPGA IP 核设计示例(QSPI 闪存访问和远程系统更新)
- 英特尔 Stratix 10 CvP 初始化设计示例
- 英特尔 Stratix 10 H-Tile CvP 设计示例
- 英特尔 Stratix 10 H-Tile CvP 初始化模式示例设计
- 英特尔 Stratix 10 H-Tile CvP 更新模式示例设计
- Stratix 10 串行闪存邮箱客户端,英特尔 FPGA IP 核设计示例
英特尔 Arria 10 设备
- Arria 10 GX FPGA 开发套件(FPGA Wiki)的 CvP 示例设计
- 带 Avalon-MM 接口 (FPGA Wiki) 的英特尔 Arria 10 远程系统更新 (RSU)
- 利用 EPCQ 闪存内存的主板更新门户参考设计
- 通过 PCIe Init 参考设计进行英特尔 Arria 10 配置
- 远程系统更新
- 可定制的 Arria 10 闪存编程器
英特尔 Cyclone 10 GX 设备
英特尔 Cyclone 10 LP 设备
培训课程和视频
培训课程
标题 |
类型 |
描述 |
---|---|---|
在线 |
了解配置英特尔 FPGA 和对配置设备进行编程时可用的配置方案、解决方案、特性和工具。 |
|
在线 |
了解所有可用于配置英特尔 FPGA 的配置方案的区别。 |
|
在线 |
了解英特尔 FPGA 配置设备、串行和并行闪存加载器和嵌入式配置解决方案 |
|
在线 |
了解英特尔 Stratix 10 设备提供的独特配置功能 |
|
在线 |
了解如何在英特尔 MAX 10 设备中设置并执行 RSU |
|
在线 |
了解用于快速定制并生成第二阶段启动软件的流程和工具 |
|
在线 |
了解如何使用加密和/或签名的第二阶段启动映像生成英特尔® Arria® 10 SoC FPGA 并编程 |
|
在线 |
了解英特尔® Arria® 10 和英特尔 Cyclone 10 GX 设备家族的特性,以及如何使用这些特性设计您自己的 SEU 消除解决方案 |
|
在线 |
了解如何通过为单事件干扰 (SEU) 消除技术添加名为层级标记的特性,从而改进敏感处理解决方案 |
|
在线 |
了解故障注入 IP 核和故障注入调试器软件,以降低失效率 (FIT) |
|
在线 |
了解如何使用通用串行闪存接口英特尔 FPGA IP 核对任何串行外设接口 (SPI) 类型的闪存设备进行编程 |
|
在线 |
了解 Cyclone V、Arria V 和 Arria 10 SoC 上的硬核处理器子系统 (HPS)。本在线培训包括有关非易失性存储控制器和各种接口协议的信息。 |
|
在线 |
部分重新配置培训,第 1 部分(共 4 部分)。本培训的这一节将向您介绍 PR 功能和 PR 设计的一般设计流程。您还将了解设计分区和逻辑锁区域分配、实施PR 设计所需的分配,以及有关如何对 PR 设计进行平面布置的建议。 |
|
在线 |
部分重新配置培训,第 2 部分(共 4 部分)。本培训的这一节介绍创建 PR 设计的指导原则,包括创建端口超集和冻结逻辑。它还讨论了对 PR 主机的要求、添加到设计的静态区域或外部设备以控制 PR 操作的逻辑。 |
|
在线 |
部分重新配置培训,第 3 部分(共 4 部分)。本培训的这一节介绍英特尔 Quartus Prime 软件中包含的所有 PR IP,包括 PR 控制器 IP、区域控制器 IP 和冻结网桥 IP。您还将了解如何使用这些 IP 实施内部或外部主机设计。 |
|
在线 |
部分重新配置培训,第 4 部分(共 4 部分)。本培训的最后一节介绍 PR 项目的整个设计流程,以及从该流程中输出的文件。此外,还包括使用英特尔 Arria 10 GX 开发套件的完整且功能齐全的 PR 设计演示。 |
标题 |
描述 |
---|---|
观看此视频,了解如何在适用于英特尔 FPGA 的 Qsys 中实施部分重新配置设计。 |
|
观看此视频,了解如何在英特尔 Cyclone 10 LP FPGA 上执行远程系统升级功能 |
|
观看此视频,了解如何使用 PCIe 协议配置您的英特尔 Arria 10 设备。 |
|
观看此视频,了解如何为带有多设备 JTAG 链的电路板定制 JAM 文件。 |
|
观看此视频,了解如何为带有多设备 JTAG 链的电路板定制 JAM 文件。 |
|
观看此视频,了解通常的 JTAG 配置之外的其他配置方案。此外,本视频还对串行闪存加载器 (SFL) IP 核进行了介绍。 |