DDR5/DDR4 和 LPDDR5/LPDDR4 EMIF FPGA IP
DDR4 和 DDR5 提供比前几代更高的带宽和更高的性能，其中 DDR5 提供了速度和能效的进一步增强。LPDDR4 和 LPDDR5 针对低功耗进行了优化，非常适合嵌入式应用，其中 LPDDR5 提供更快的数据速率和改进的能量管理。与 Altera FPGA 集成时，这些内存技术能够为包括网络、云和边缘在内的广泛应用提供更快的数据处理和更高效的能量使用。
EMIF 协议和功能
功能 |
Agilex™ 3 FPGAs | Agilex™ 5 FPGA |
Agilex™ 7 FPGA M 系列 |
Agilex™ 7 FPGA I 和 F 系列 |
Stratix® 10 FPGA |
|---|---|---|---|---|---|
DDR5 |
否 | 是 |
是 |
否 |
否 |
LPDDR5 |
否 | 是 |
是 |
否 |
否 |
DDR4 |
否 | 是 |
是 |
是 |
是 |
LPDDR4 |
是 | 是 |
否 |
否 |
否 |
QDRIV |
否 | 否 |
否 |
是 |
是 |
最大接口宽度 |
x32 （LPDDR4） | X72 （DDR4） |
x80 （DDR5） |
X72 （DDR4） |
X72 （DDR4） |
最大接口速率 |
2133 Mbps | 4667 Mbps (LPDDR5) |
5600 Mbps （DDR5） |
3200 Mbps |
2666 Mbps |
支持的最大秩数 |
2 | 2 |
2 |
4 |
4 |
故障排查功能
EMIF 调试工具包提供以下基本和高级调试功能：
- 查看校准裕量、状态、引脚延迟和 VREF 设置
- 重新运行校准、流量生成器和驱动裕量
- 更新延迟设置和终止设置
- 用于发送测试流量模式的可配置流量生成器
Agilex™ 5 FPGA 实际应用外部内存接口 IP
观看我们在 Agilex 5 设备上提供的高速外部内存接口的演示。