DDR5 和 DDR4 EMIF FPGA IP
与 DDR3 相比，DDR5 和 DDR4 EMIF 英特尔 FPGA IP 提供了更高的性能、密度，更低的功耗，以及更多控制功能。我们的 FPGA DDR5 和 DDR4 EMIF IP 提供了适用于客户端和数据中心的解决方案，能够满足其对计算内存的高需求。
DDR5 和 DDR4 EMIF FPGA IP
强化控制器和 PHY 具有多项优势，包括：
- 由于预关闭时序，缩短开发周期并加快上市时间
- 更多 FPGA 结构逻辑资源可供用户应用使用
- 提高 fmax、效率和延迟
- 低功耗解决方案
将 Agilex™ 5 设备、Agilex™ 7 设备、Stratix® 10 设备和 Arria® 10 FPGA 的这些优势用于各种应用：工业、无线/有线、广播、医疗、零售、测试测量等。
EMIF 协议和功能
功能 |
Agilex™ 5 FPGA |
Agilex™ 7 FPGA M 系列 |
Agilex™ 7 FPGA I 和 F 系列 |
Stratix® 10 FPGA |
|---|---|---|---|---|
DDR5 |
是 |
是 |
否 |
否 |
LPDDR5 |
是 |
是 |
否 |
否 |
DDR4 |
是 |
是 |
是 |
是 |
LPDDR4 |
是 |
否 |
否 |
否 |
QDRIV |
否 |
否 |
是 |
是 |
最大接口宽度 |
X72(DDR4) |
X80(DDR5) |
X72(DDR4) |
X72(DDR4) |
最大接口速率 |
4667 Mbps (LPDDR5) |
5600 Mbps (DDR5) |
3200 Mbps (DDR4) |
2666 Mbps (DDR4) |
支持的最大秩数 |
2 |
2 |
4 |
4 |
故障排查功能
EMIF 调试工具包提供以下基本和高级调试功能：
- 查看校准裕量、状态、引脚延迟和 VREF 设置
- 重新运行校准、流量生成器和驱动裕量
- 更新延迟设置和终止设置
- 用于发送测试流量模式的可配置流量生成器
Agilex™ 5 FPGA 实际应用外部内存接口 IP
观看我们在 Agilex 5 设备上提供的高速外部内存接口的演示。