英特尔® Stratix® 10 GX FPGA
专为满足高吞吐量系统的高性能需求而设计。
英特尔® Stratix® 10 SX SoC FPGA
采用 64 位四核 ARM* Cortex-A53 处理器的硬核处理器系统。
英特尔® Stratix® 10 TX FPGA
通过将 H- 和 E- 收发器区块结合在一起，提供业界最先进的收发器功能。
英特尔® Stratix® 10 MX FPGA
高性能计算 (HPC) 必备的多功能加速器。
英特尔® Stratix® 10 DX FPGA
支持英特尔® Ultra Path Interconnect，以直接、连贯地连接到未来某些特定型号的英特尔® 至强® 可扩展处理器。
英特尔® Stratix® 10 NX FPGA
专为满足高吞吐量系统的高性能需求而设计。
Stratix® 10 FPGA 的优势和功能
英特尔® Stratix® 10 FPGA 设备解决了下一代高性能系统的设计挑战，涵盖有线和无线通信、计算、存储、军事、广播、医疗，以及测试与测量终端市场。
最高两倍的核心性能1
突破性的英特尔® Hyperflex™ FPGA 架构提供了最高两倍的核心性能提升。1 借助英特尔® Stratix® 10 产品家族，您可以将性能提升到更高水平，实现最高 8.6 TFLOPS 的单精度浮点 DSP 性能，连接最多 20 个 100 GbE 接口。
与前代 FPGA 相比，收发器带宽提升高达 7 倍1
通过在单台设备中集成最多 144 个收发器，打破带宽障碍，数据速率高达 57.8 Gbps PAM-4 和 28.9 Gbps NRZ。DDR4 内存带宽高达 287.5 Gbps。HBM2 内存带宽高达 512 Gbps。PCIExpress 硬核和软核 IP 支持（高达 Gen4 x16，每通道 16 GT/秒）。英特尔® 超级通道互连（英特尔® UPI）硬核 IP 包含 20 个传输速度为 11.2 GT/秒的通道，支持以直接高速缓存一致性的方式连接未来特定的英特尔® 至强® 可扩展处理器。
高达 16 GB 封装内 HBM2 内存
借助配有 280 万个 LE 的最大单片 FPGA 设备和包括收发器和其他高级组件（如 HBM2）在内的异构 3D SiP 解决方案，实现更高的系统集成水平。其他系统支持包括标准外部内存和英特尔® 傲腾™ 内存产品。英特尔® Stratix® 10 SoC 具备最高 1.35 GHz 的 64 位四核 ARM* Cortex-A53、硬核外设和能够以 30 Gbps 的速度直接连接 FPGA 结构的高带宽接口。
面向高吞吐量人工智能应用程序最高可达 143 INT8 TOPS 或 286 INT4 TOPS 2
英特尔® Stratix® 10 NX FPGA 嵌入了一种经过人工智能优化的新型模块，名为人工智能 Tensor 模块。人工智能 Tensor Block 针对人工智能计算中使用的通用矩阵-矩阵乘法或矢量-矩阵乘法进行了调整，其功能旨在实现小型以及大型矩阵的高效工作。单个 AI Tensor Block 可以实现 143 INT8 TOPS 或 286 INT4 TOPS。2
英特尔® Hyperflex™ FPGA 架构
为解决下一代系统所遇到的难题，英特尔® Stratix® 10 FPGA 和 SoC 采用了全新的英特尔® Hyperflex™ FPGA 架构，与前一代高端 FPGA 相比，时钟频率提高了 2 倍，功耗降低了高达 70%。1
异构 3D 集成
英特尔® Stratix® 10 FPGA 和 SoC 采用了异构 3D 系统级封装 (SiP) 技术，在一个封装中集成了单片 FPGA 内核架构和 3D SiP 收发器块以及其他先进的组件。
收发器
英特尔® Stratix® 10 FPGA 和 SoC 引入了创新的异构 3D 系统级封装 (SiP) 收发器，开启了收发器技术的新时代。
外部内存接口
英特尔® Stratix® 10 设备提供内存接口支持，包括串行、并行接口和特定英特尔® 傲腾™ 数据中心级持久内存。
人工智能 Tensor 模块
英特尔® Stratix® 10 NX FPGA 嵌入了一种经过人工智能优化的新型模块，名为人工智能 Tensor 模块。人工智能 Tensor Block 针对人工智能计算中使用的通用矩阵-矩阵乘法或矢量-矩阵乘法进行了调整，其功能旨在实现小型以及大型矩阵的高效工作。与标准的英特尔® Stratix® 10 FPGA DSP 模块相比，单独一个 AI Tensor 模块就可以达到 15 倍及以上的 INT82 吞吐量。
DSP
借助英特尔® Stratix® 10 设备，数字信号处理 (DSP) 设计可以在 IEEE-754 单精度浮点运算中实现每秒 8.6 万亿次浮点运算 (TFLOPS)。
与 CPU、ASIC 和 ASSP 互连
英特尔® Stratix® 10 DX 设备通过支持 UPI 和 PCIe* Gen4 接口的硬核和软核知识产权模块，加速数据中心、网络、云计算和测试与测量市场中使用的应用。
硬核处理器系统
得益于英特尔在 SoC 领域的领先地位，英特尔® Stratix® 10 SoC 的下一代硬核处理器系统 (HPS) 提供了业界性能和能效最高的 SoC。
Stratix® 10 SX SoC FPGA 的优势
实现较高的系统集成水平
英特尔® Stratix® 10 SoC 支持 ARM* 生态系统中的 USR。ARM 的下一代 64 位架构 (ARMv8) 支持硬件虚拟化、系统管理和监控功能以及加速预处理。ARM* Cortex-A53* 处理器支持 32 位执行模式和主板支持包，面向 Linux*、Wind River VxWorks、Micrium uC/OS-II 和 uC/OS-III 等主流操作系统。
优化的 FPGA 和 SoC 设计软件可帮助设计师实现卓越的工作效率
针对数百万个逻辑元件 (LE) FPGA 设计优化的全新引擎可显著降低设计迭代次数，英特尔® Stratix® 10 SoC 虚拟平台支持早期软件开发和认证，基于 C 语言的设计输入（使用面向 OpenCL™ 的英特尔® FPGA SDK）提供了一个易于在 SoC FPGA 上实现的设计环境。借助采用 ARM* Development Studio 5* (DS-5*) 英特尔® SoC FPGA 版工具包的英特尔® FPGA SoC FPGA 嵌入式开发套件 (EDS)，开展异构调试、分析和整体芯片可视化。
英特尔® Stratix® 10 SoC 结构图
HPS：四核 ARM* Cortex*-A53 硬核处理器系统。
SDM：安全设备管理器。
EMIB：嵌入式多裸片互连桥接。
特性 |
描述 |
|---|---|
处理器 |
最高 1.5 GHz 的四核 ARM Cortex-A53 MPCore* 处理器集群 |
协处理器 |
矢量 (VFPU) 单精度和双精度，面向每颗处理器的 ARM Neon* 媒体处理引擎 |
一级高速缓存 |
带奇偶校验的 32 KB 一级指令高速缓存，带纠错码 (ECC) 的 32 KB 一级数据高速缓存 |
二级高速缓存 |
带 ECC 的 1 MB KB 共享二级高速缓存 |
片上内存 |
256 KB 片上 RAM |
系统内存管理单元 |
系统内存管理单元支持统一的内存模式，将硬件虚拟化扩展为在 FPGA 结构中实施的外围设备。 |
高速缓存一致性单元 |
提供单向 (I/O) 一致性，使主 CCU 能够查看 ARM* Cortex-A53 MPCore CPU 的一致内存 |
直接内存访问 (DMA) 控制器 |
8 通道直接内存访问 (DMA) |
以太网介质访问控制器 (EMAC) |
3 个 配有集成 DMA 的 10/100/1000 EMAC |
USB 便携式控制器 (OTG) |
两个配有集成 DMA 的 USB OTG |
UART 控制器 |
2 个 UART 16550（兼容） |
串行外设接口 (SPI) 控制器 |
4 个 SPI |
I2C 控制器 |
5 个 I2C |
SD/SDIO/MMC 控制器 |
1 个带有 DMA 和 CE-ATA 支持的 eMMC 4.5 |
NAND 闪存控制器 |
1 个 ONFI 1.0 或更高版本 8 位和 16 位支持 |
通用 I/O (GPIO) |
最高 48 个软件可编程 GPIO |
| 计时器 | 4 个通用计时器，4 个监视计时器 |
| 系统管理器 | 包含内存映射控制和状态寄存器与逻辑，以控制系统级功能和其它 HPS 模块 |
| 重新设置管理器 | 在 HPS 和 FPGA 结构中基于来自源的重设请求重新设置信号，并将软件写入模块重设控制寄存器 |
| 时钟管理器 | 提供软件可编程时钟控制，以配置在 HPS 中生成的全部时钟 |
ASIC 原型设计
使用单片 FPGA 结构降低设计分区复杂性，提高工作效率。
网络安全
超过 900 MHz 的 fMAX 允许以线速率监控所有支持协议。
数据中心加速
与未来选定的英特尔® 至强® 可扩展处理器建立直接一致性连接的 UPI、 可配置 DSP 引擎、以及人工自能 Tensor 模块，以实现计算吞吐量的突破。
有线
使用支持 400G 以太网的英特尔® Hyperflex™ FPGA 架构，达到超过 700 MHz 的 fMAX。
雷达
高达 8.6 TFLOPS、符合 IEEE 754 标准的单精度浮点性能，支持以极低功耗提供 GPU 级性能。
OTN/数据中心互连
异构 3D 系统级封装 (SiP) 收发器块集成提供 30G 背板支持，并可过渡到 57.8 Gbps 和 28.9 Gbps。
英特尔® Stratix® 10 设备演示视频
英特尔® Stratix® 10 DX FPGA 简介
推出英特尔® Stratix® 10 DX FPGA，以满足您对高带宽和不断演变的数据中心要求。它是首款支持英特尔® 超级通道互联（英特尔® UPI）、PCIe Gen4 x16 和特定英特尔® 傲腾™ 数据中心级持久内存 DIMM 的 FPGA。
英特尔® Stratix® 10 DX 特性演示：英特尔® 超级通道互联（英特尔® UPI）、PCIe Gen4 x16、英特尔® 傲腾™ 数据中心级持久内存
与英特尔工程师一起走进实验室，进一步了解英特尔® Stratix® 10 DX FPGA 提供的 3 个主要全新特性：英特尔® 超级通道互联（英特尔® UPI）、PCIe Gen4 x16 和英特尔® 傲腾™ 数据中心级持久内存 DIMM。
58G PAM-4 收发器
复用转发器和转发器系统、光学交换机、5G 网络等应用需要庞大的 I/O 吞吐率。英特尔® Stratix® 10 TX FPGA 中包含的 58G PAM-4 收发器 I/O 具备卓越性能，可有效满足此类需求。
PCIe* Gen3 DMA 到 DDR4 SDRA
英特尔® Stratix® 10 设备（包括 PCIe* 和内存控制器硬核 IP 模块）搭配使用 Avalon® Memory Mapped 和直接内存访问功能时，可创建一种高性能参考设计。
28G 收发器
在本视频中，我们介绍了英特尔® Stratix® 10 FPGA 独特的收发器架构。查看通过英特尔 EMIB 技术连接的 H-Tile 收发器，它能够以 28 Gbps 的背板性能运行。
英特尔® Hyperflex™ FPGA 架构
英特尔® Stratix® 10 设备中的英特尔® Hyperflex™ FPGA 架构提供双倍的 fMAX 性能。本视频并排比较了原始设计和 Hyper 优化设计。
PCIe* Gen3 DMA 和 DDR4 SDRAM
英特尔® Stratix® 10 设备包括 PCI Express* (PCIe*) 和内存控制器硬核知识产权 (IP) 模块，结合了 Avalon® memory-mapped 接口和直接内存访问 (DMA) 功能，可提供一种高性能的参考设计。
订阅英特尔® FPGA 新闻简报
您是否想了解有关英特尔® FPGA、可编程加速器和电源解决方案的最新信息？您是否正在寻找有关培训和工具的热门提示？点击此处以订阅 Intel Inside Edge 每月新闻通讯。
产品和性能信息
利用英特尔® Quartus® Prime Pro 16.1 早期测试版对 Stratix® V 和英特尔® Stratix® 10 进行对比。借助包含超级重定时、超级管线和超级优化 3 个步骤的优化流程对 Stratix® V 设计进行优化，以充分利用英特尔® Stratix® 10 架构中对内核结构中的分布式寄存器的增强。借助英特尔® Quartus® Prime Pro Fast Forward Compile 性能探查工具对设计进行分析。有关更多详细信息，请参考英特尔® HyperFlex™ FPGA 架构概述白皮书：https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf。实际性能根据设计优化级别的不同而有所差异。在特定系统中对组件性能进行特定测试。硬件、软件或配置的任何差异都可能影响实际性能。当您考虑采购时，请查阅其他信息来源评估性能。如欲了解有关性能及性能指标评测结果的更完整信息，请访问 http://www.intel.cn/benchmark。
根据英特尔内部估算。
测试考评特定系统上具体测试中的组件性能。硬件、软件或配置的任何不同都可能影响实际性能。当您考虑购买时，请参考其他信息资源以评估产品性能。有关性能和基准测试结果的更完整信息，请访问 www.intel.cn/benchmarks。
英特尔® 技术可能需要支持的硬件、软件或服务激活。
没有任何产品或组件能够做到绝对安全。
结果已被估计或模拟。您的成本和结果可能会有所不同。
© 英特尔公司。英特尔、英特尔标志及其它英特尔标志是英特尔公司或其子公司的商标。文中涉及的其他名称和品牌可能是其各自所有者的财产。