功率Power嵌入式乘法器 (PDF)内存块 (PDF)时钟网络和 PLL (PDF)配置和远程系统更新 (PDF)SEU 消除 (PDF) | 收发器外部内存接口I/O 特性 (PDF)I/O features (PDF) |
全面的设计资源
为了帮助您顺利完成设计流程,将创意转化为收入,英特尔提供全面的 Cyclone® IV FPGA 设计环境,包括:
Cyclone® IV GX FPGA:收发器概述
Cyclone® IV FPGA 家族拓展了英特尔® Cyclone® FPGA 系列的领先优势,为市场提供成本最低、功耗最低的 FPGA,现在还配备收发器。
低成本收发器的开发各有不同。Cyclone® IV GX FPGA 经过专门设计,支持在单个模块中实施多种协议,并允许独立的接收和传输频率。这种灵活性可帮助您充分利用所有可用的收发器资源,设计体积更小、成本更低的设备。收发器特性:
- 多达八台支持时钟数据恢复 (CDR) 的收发器,支持从 600 Mbps 到 3.125 Gbps 的数据速率。易于配置、灵活的收发器数据路径,可实施业界标准协议和专用协议。可编程预加重设置和可调差分输出电压 (VOD) 提高了信号完整性 (SI)。用户可控的接收器均衡功能,补偿物理介质频率相关损耗。收发器动态重新配置,不需要对 FPGA 重新编程,在同一通道上支持多种协议和数据速率。支持协议特性,比如 PCI Express*、DisplayPort、V-by-One 和 SATA 配置中的扩频时钟。兼容 PCI Express*、XAUI 和 Gbps 以太网物理接口的专用电路。PIPE 接口直接连接嵌入式 PCI Express* Gen1 (2.5 Gbps) 硬核知识产权 (IP),以支持 PCI-SIG* 兼容的 x1、x2 或者 x4 端点或者根端口应用。每台发射器两种锁相环 (PLL) 输入;EP4CGX50 设备和大型设备还有独立时钟分频器支持每条通道拥有不同的时钟速率。内置字节排序使帧或者数据包总是起始于已知的字节通道。8B/10B 编码器和解码器执行 8 位至 10 位编码和 10 位至 8 位解码。发射器和接收器 PLL 电荷泵的片上电源稳压器以及压控振荡器 (VCO) 实现了优异的噪声抑制功能。片上电源去耦合功能满足了高频时的瞬变电流要求,从而不需要板载去耦合电容。PCI-SIG* 兼容 PCI Express* 硬核 IP 模块中的串行环回、并行环回、反向串行环回以及环回主机和从机功能等诊断特性。下图显示了 Cyclone® IV GX FPGA 收发器、物理介质附件 (PMA) 和物理编码子层 (PCS) 的模块示意图。根据用户需要,可以旁路 PCS 中的模块。