Nios® II 处理器

Nios ® II 处理器是全球最通用的处理器。Gartner 研究指出,它是 FPGA 行业中应用最广泛的软核处理器。Nios® II 处理器具有前所未有的灵活性,可满足您的成本敏感、实时、安全关键 (DO-254) 和应用处理需求。Nios II® 处理器支持所有英特尔® FPGA 和 SoC 产品家族。

处理器性能指标评测

设备的 DMIPS(Dhrystones 2.1 基准测试)最大频率

设备 Nios® II /e
经济级
Nios® II /f
快速
Cyclone® IV GX
DMIPS/MHz 比(Dhrystones 2.1 基准测试)

175 MHz 时为
30

165 MHz 时为
190
Cyclone V GX
DMIPS/MHz 比(Dhrystones 2.1 基准测试)

220 MHz 时为

33

170 MHz 时为

192

Arria® V GX
DMIPS/MHz 比(Dhrystones 2.1 基准测试)

250 MHz 时为

250 MHz

200 MHz 时为

226

英特尔 Arria I0 GX
DMIPS/MHz 比(Dhrystones 2.1 基准测试)

350 MHz 时为

350 MHz

270 MHz 时为

270 MHz

Stratix® V
DMIPS,以 MHz(Dhrystones 2.1 基准测试)表示
420 MHz 时为
54
350 MHz 时为
350 MHz

应用

Nios II
处理器内核

厂商

说明

对功耗和成本敏感 Nios II 经济型内核 英特尔 Nios® II 经济型处理器内核的逻辑元件只有 600 个,是微控制器应用的理想选择。Nios® II 经济型处理器内核、软件工具和设备驱动程序均为免费提供。
实时 Nios II 快速型内核 英特尔

严格确定的无抖动实时性能,具有独特的硬件实时功能选项

  • 矢量中断控制器
  • 紧密耦合内存
  • 自定义指令
    (能够使用 FPGA 硬件加速功能)
  • 由行业领先的实时操作系统 (RTOS) 提供支持
  • Nios II 处理器是一款理想的实时处理器,可与基于 DSP Builder 的硬件加速器配合使用,提供确定性的高性能实时结果
应用处理 Nios II 快速型内核 英特尔 凭借一个简单的配置选项,Nios II 快速型处理器内核可以使用内存管理单元 (MMU) 运行嵌入式 Linux* 操作系统。Nios® II 处理器既可以运行开源 Linux 版本,也可以运行商业版本。

英特尔 FPGA 嵌入式联盟

应用 Nios II 处理器内核 厂商 说明
关键安全 Nios II SC 内核 HCell 使用 Nios II 关键安全处理器内核和 HCell 提供的 DO-254 合规设计服务,验证您的设计是否符合 DO-254 标准。

锁步

双核

锁步解决方案 英特尔 利用 Nios II 处理器的灵活性和英特尔锁步技术,为系统提供完全符合功能安全标准 IEC 61508 和 ISO 26262 的高诊断覆盖率、自检和高级诊断功能。

常见问题解答

常见问题解答

Nios II 嵌入式处理器产品家族是 Altera 推出的第二代软核嵌入式处理器解决方案。Nios II 处理器内核是 32 位 RISC 处理器,它具有共享的通用指令集结构,专门针对 Altera 的主流 FPGA 产品家族进行了优化。请参考 Nios II 处理器页面的详细信息。

Nios II 处理器为用户提供了 3 种不同的内核,以实现最大的设计灵活性,同时维持系统性能需求和逻辑元件 (LE) 使用之间的平衡。所有 3 款内核均包含在 Nios II 开发套件中,并且得到了 SOPC Builder 设计工具的支持。

Nios II 处理器产品家族包含以下内核:

Nios II/f(快速型)- 最高性能,中等 FPGA 利用率

Nios II/s(标准型)- 高性能,低 FPGA 利用率

Nios II/e(经济型)- 适中的性能,最低的 FPGA 利用率

通过将处理器实施为用硬件描述语言 (HDL) 编写的知识产权 (IP) 内核,您将获得一个合适的解决方案,因为您可以选择最能满足系统要求的外设、性能和处理器组合。硬核实施基本上是 ASIC,无法提供相同的灵活性;它们的部署时间过长,您无法从最新的制程技术中受益。另一方面,软核处理器可以立即迁移至最新的 FPGA 技术,如 Stratix® 或 Cyclone FPGA 系列。此外,基于微处理器的标准解决方案面临过时的问题,而基于 Nios II 的解决方案可防止过时,因为它们由可重新定向的 HDL 创建。

Nios II 处理器具有 32 位 RISC 指令集架构,而第一代 Nios 处理器具有 16 位指令集架构。相比 Nios 处理器内核,Nios II 处理器达到了全新的效率与性能水平,因为它消耗了更少的 FPGA 资源,同时提供了 4 倍的计算性能。Nios II 处理器还简化了处理器选择流程,提供了一系列针对特定价格(逻辑使用)和性能限制的预优化内核。

Nios II 处理器产品家族可用于需要 32 位通用嵌入式微处理器的广泛的应用。

Nios II 处理器得到了所有 Altera SoC、FPGA 和 HardCopy ASIC 的完全支持。

Nios II 处理器 IP 许可免版税且永久有效,这意味着用户能够一直使用 Nios II 处理器 IP 内核,在特定的设计或项目中,可使用的 Nios II 处理器在数量上不受限制。Nios II 处理器 IP 许可为用户提供了长达 1 年的 Altera mySupport 支持和特性更新。对于新特性和 Altera mySupport 协助,如果 ACDS 的两个版本中不存在 Nios II 处理器 IP 许可,用户必须对它们进行续订。

否。Synopsys® 提供 Nios II DesignWare IP 内核,这是 Nios II 处理器的 ASIC 优化版本,可作为其 DesignWare IP Suite 的一部分用于 ASIC 迁移。如欲了解更多详情,请直接联系 Synopsys。

Nios II 嵌入式设计套件 (EDS) 是创建基于 Nios II 处理器的微控制器和编写目标 Nios II 处理器系统所需的完整的开发工具套件。

多处理器系统是 Nios II 嵌入式处理器的主要优势之一。FPGA 结构的资源限制是对处理器内核数量的唯一限制。

Avalon® 接口规范用于主、从组件之间的通信。对于低延迟、点对点接口,Avalon 指定了简单的 Avalon 流接口 (Avalon-ST)。对于处理器主组件与外设从组件交互的接口,Avalon 指定了一个 Avalon 内存映射接口 (Avalon-MM)。

系统互联是用于连接主、从组件之间的逻辑。该逻辑可以是一个桥接、多路复用器或仲裁控制器。Qsys 自动生成系统互联逻辑,并有效连接主、从端口,支持多个主端口同时运行,这极大地提升了系统性能。

Avalon 系统互联是一个 Qsys 自动生成的定制互联。

Nios II 处理器产品家族提供了多数现代 32 位处理器中常见的基本架构元素,包括:

32 位指令大小

32 位数据与地址路径

32 个通用寄存器

32 个外部中断来源

可配置的指令高速缓存

配置的数据高速缓存

包含高达 256 条定制指令的常用接口

用于集成定制外设的通用接口

定制指令是用户添加的硬件模块,可增强 CPU 的算术逻辑单元 (ALU)。Nios II 处理器完全支持使用定制指令对您的系统硬件进行微调,以达到性能目标。您可以在系统使用的每个 Nios II 处理器中创建多达 256 条定制指令。类似于本地 Nios II 指令,定制指令逻辑可以收集来自多达两个源寄存器的值,并选择向目标寄存器回写结果。

Nios II 处理器软件开发套件根据系统硬件自动生成定制的 C/C++ 运行时环境。Nios II 嵌入式设计套件还提供了若干软件模板,可以在开发定制固件解决方案时,将其用作起始文件,这也简化了项目设置。

Altera 通过 Nios II EDS 提供了完整的软件调试解决方案,支持借助指令集仿真器 (ISS) 实现调试,或者直接在系统硬件中调试。硬件辅助调试模块支持在硬件中直接调试 Nios II 处理器系统。该调试模块特性丰富,并提供了运行控制、内存检查与修改、硬件断点、数据触发器和 IDE 控制下的处理器跟踪。

多家顶级嵌入式软件工具提供商提供了面向 Nios II 处理器产品家族的支持,并提供了操作系统、中间件、软件库、IDE、调试器、协同验证工具等。查看最新嵌入式工具提供商的完整列表。