F-Tile HDMI英特尔® FPGA IP设计示例用户指南

ID 709314
日期 8/10/2023
Public
文档目录

1. 英特尔Agilex 7 F-tile器件的HDMI 英特尔FPGA IP设计快速入门指南示例

所作的更新针对于:
Intel® Quartus® Prime设计套件 23.2
IP版本 19.7.2
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。
英特尔Agilex 7 F-tile器件的HDMI 英特尔FPGA IP设计示例的功能包括一个仿真测试台和一个支持编译和硬件测试的硬件设计。
HDMI 英特尔FPGA IP提供以下设计示例:
  • 钟控的视频接口上Fixed Rate Link (FRL)和Transition Minimized Differential Signaling (TMDS)模式使能的HDMI 2.1 Receiver-Transmitter (RX-TX)重发送设计
  • 带有视频帧缓冲器的AXI4-stream (Full variant)接口上的FRL模式的HDMI 2.1 Receiver-Transmitter (RX-TX)重发送设计
  • 不带有视频帧缓冲器的AXI4-stream (Full variant)接口上的FRL模式的HDMI 2.1 Receiver-Transmitter (RX-TX)重发送设计
当您生成一个设计示例时,参数编辑器会自动创建那些必要的,用于仿真和编译的文件,并测试其硬件设计。
图 1. 开发步骤