Altera错误信息寄存器卸载器IP内核用户指南

ID 683866
日期 12/15/2014
Public

1.7.2. 信号

表 4.  EMR卸载器信号
信号 宽度 方向 说明
clock 1 输入 输入时钟信号
reset 1 输入 高电平有效逻辑复位信号。
emr_read 1 输入 可选。这个高电平有效信号启动重读当前EMR内容。当器件检测到新错误时,EMR内容被更新。EMR包含错误直到检测到新的错误(即使内部或外部刷新纠正了错误)。
crcerror 1 输出 表示检测到CRC错误。这个信号被同步到EMR卸载器IP内核时钟端口。
crcerror_pi​​n 1 输出 将该信号连接到CRC_Error管脚。该信号同步于器件的内部振荡器。
crcerror_clk 1 输入 CRC错误验证IP内核输入时钟信号。
crcerror_reset 1 输入 CRC错误验证IP内核高电平有效逻辑复位信号。
emr[ N :0] 46、67或119 输出 该数据端口包含器件的错误信息寄存器内容,如在器件手册SEU缓解这一章中所定义的。
  • Arria 10器件 具有119-bit EMR
  • Stratix V、Arria V和 Cyclone V器件具有67-bit EMR
  • 以前的器件具有46-bit EMR
EMR输出信号符合 Avalon-ST接口定义。

N是 46、67或119。

emr_valid 1 输出 emr信号内容有效时为高电平有效。该信号符合Avalon-ST接口定义。
emr_error 1 输出 当目前的EMR输出传输有错误时,该信号是高电平有效,可以被忽略。通常情况下,该信号指示该EMR输入时钟太慢。该信号符合Avalon-ST接口定义。
注: 请参考CRC错误验证IP内核文档来了解更多信息。