Altera错误信息寄存器卸载器IP内核用户指南

下载 PDF
ID 683866
日期 12/15/2014
Public
文档目录
文档目录 x
1. Altera错误信息寄存器卸载器IP内核用户指南
1. Altera错误信息寄存器卸载器IP内核用户指南 x
1.1. 功能 1.2. 器件支持 1.3. 资源利用率​​和性能 1.4. 安装IP内核和为其获得许可 1.5. 定制并生成 IP 内核 1.6. 参数设置 1.7. 功能描述 1.8. 文档修订历史
1.5. 定制并生成 IP 内核 x
1.5.1. IP Catalog和参数编辑器 1.5.2. 使用参数编辑器 1.5.3. 指定 IP 内核参数和选项
1.5.3. 指定 IP 内核参数和选项 x
1.5.3.1. 用于Altera IP内核的生成文件
1.7. 功能描述 x
1.7.1. 错误信息寄存器 1.7.2. 信号 1.7.3. 时序
1. Altera错误信息寄存器卸载器IP内核用户指南

1.6. 参数设置

表 3.  EMR卸载器参数
参数 值 默认值 说明
CRC error check clock divisor 1、2、4、8、16、32、64、128、256 2 应用于内部振荡器的指示错误检测时钟分频值。分频时钟驱动内部CRC功能。该设置必须匹配ERROR_CHECK_FREQUENCY_DIVISOR Quartus II Setting File (.qsf)设置，否则软件将发出警告。

Stratix IV、Arria II GZ和Arria II GZ器件不支持值为1。
Enable Virtual JTAG CRC error injection On, off Off 使能在系统资源和探针(ISSP)功能，以实现在不改变CRAM值的情况下，通过JTAG接口注入EMR寄存器内容。使用这个接口来解决连接到内核的用户逻辑。
Input clock frequency 所有 50 MHz 指定EMR卸载器IP内核输入时钟的频率。当Input clock is driven from Internal Oscillator参数关闭时，该选项适用。
Input clock is driven fromInternal Oscillator On, off Off 表明内部振荡器提供内核输入时钟。如果内部振荡器驱动用户设计的内核输入时钟，那么使能该参数。
注： 内部振荡器的频率不受CRC错误检测时钟分频器的影响。
CRC Error Verify inputclock frequency 10 - 50 MHz 50 MHz 指定CRC错误验证IP内核 (ALTERA_CRCERROR_VERIFY)输入时钟频率。

只针对Stratix IV、Arria II GZ以及Arria II GX器件。
Completion of full chipError Detection cycle On, off Off 可选。每个全芯片错误检测周期结束时打开来置位该信号。
二级标题