Intel® Quartus® Prime Pro Edition软件快速入门

下载 PDF
ID 683769
日期 10/22/2018
Public
文档目录
文档目录 x
Intel® Quartus® Prime Pro Edition软件快速入门 Intel® Quartus® Prime Pro Edition快速入门文档修订历史
Intel® Quartus® Prime Pro Edition软件快速入门 x
第一步：创建设计 第二步：约束设计 第三步：编译设计 第四步：收敛设计中的时序 第五步：在电路板上配置您的设计
Intel® Quartus® Prime Pro Edition软件快速入门
Intel® Quartus® Prime Pro Edition快速入门文档修订历史

第四步：收敛设计中的时序

Timing Analyzer确定设计必须满足的时序关系，以确保按照时序规范正确运行。
对已编译设计执行时序分析：
  1. 点击Tools > Timing Analyzer 。
  2. 在Tasks窗口，双击Update Timing Netlist。
    该操作包括Creating Timing Netlist和Read SDC File。
图 4. 时序报告

将时序结果与设计要求进行对比，可确定是否需要进一步优化设计，或者是否需要继续流程中的后续步骤。

请参阅 Intel® Quartus® Prime Pro Edition手册第3卷 中的Timing Analyzer章节了解更多信息。
相关信息
二级标题