英特尔Agilex® 7 FPGA F系列收发器SoC开发套件用户指南

ID 683752
日期 4/21/2023
Public
文档目录

A.6. 通信接口

PCIe插槽

PCIe根端口是一个从英特尔Agilex 7 FPGA F-Series P-tile扇出的PCIe Gen4 x16端口。此端口旨在满足PCIe Gen4主板要求。系统英特尔MAX 10用作开发套件的板卡管理控制器。它管理PCIe根端口(PCIE_RC_PERSTn)和PCIe端点(PCIE_EP_PERSTn)的上电复位。在FPGA用户模式中,PCIe根联合体设计可以通过FPGA_GPIO[0]信号启动PCIe链路复位。

表 14.  PCIe插槽
原理图信号名称 说明
PCIE_EP_PERSTn PCIe端点复位
PCIE_RC_WAKEn PCIe唤醒
PCIE_RC_REFCLKp/n PCIe参考时钟
PCIE_RC_PRSNTn PCIe存在
I2C_PCIE_SCL/SDA PCIe I2C总线
PCIE_RC_JTAG_TCK/TMS/TDO/TDI/TRSTn PCIe JTAG总线
PCIE_RC_TXP/N[0:15] 收发器TX
PCIE_RC_RXP/N[0:15] 收发器RX

QSFP28

QSFP28端口从英特尔Agilex 7 FPGA F-Series E-tile扇出。所有四个通道都能运行高达30G NRZ和30G PAM4。其中的两个通道能够运行高达58G PAM4。此端口支持2x56G,4x10G和4x25G应用。

表 15.  QSFP28
原理图信号名称 说明
QSFP_MODPRSn 模块存在
QSFP_RESETn 模块复位
QSFP_MODSELn 模式选择
QSFP_INITMODE 初始模式
QSFP_INTn 中断
QSFP_I2C_SCL I2C时钟
QSFP_I2C_SDA I2C数据
ZQSFP_TXP/N[0:3] 收发器TX
ZQSFP_RXP/N[0:3] 收发器RX

QSFPDD

QSFPDD端口从英特尔Agilex 7 FPGA F-Series E-tile扇出。所有八个通道都能运行高达30G NRZ和30G PAM4。其中的四个通道能够运行高达58G PAM4。此端口适用于2x56G,4x10G,4x25G和8x25G应用。

表 16.  QSFPDD
原理图信号名称 说明
QSFPDD_MODPRSn 模块存在
QSFPDD_RESETn 模块复位
QSFPDD_MODSELn 模式选择
QSFPDD_INITMODE 初始模式
QSFPDD_INTn 中断
QSFPDD_I2C_SCL I2C时钟
QSFPDD_I2C_SDA I2C数据
QSFPDD_TXP/N[0:7] 收发器TX
QSFDDP_RXP/N[0:7] 收发器RX

MXP

MXP端口从英特尔Agilex 7 FPGA F-Series E-tile扇出。所有四个通道都能运行高达30G NRZ和30G PAM4。其中的两个通道能够运行高达58G PAM4。此端口支持1x10G/1x25G/1x56G/2x56G/4x10G/4x25G的SMA到设备,背板,不同的主机合规板卡。

表 17.  MXP
原理图信号名称 说明
MXP_TXP/N[0:3] 收发器TX
MXP_RXP/N[0:3] 收发器RX

10/100/1000M Triple speed ethernet (TSE)

TSE端口在80E1111 PHY与英特尔Agilex 7 FPGA F-Series LVDS I/O之间使用SGMII。

表 18.  10/100/1000M Triple speed ethernet (TSE)
原理图信号名称 说明
ETH_RSTn PHY复位
ETH_INTn 中断
ETH_MDC MDIO时钟
ETH_MDIO MDIO数据
ETH_SGMII_TXp/n SGMII TX
ETH_SGMII_RXp/n SGMII RX

串行总线

SDM I/O (SDM_IO0/12)和英特尔MAX 10 I/O (SDM_I2C_SCL/SDA)共享同一条I2C总线,该总线与英特尔Agilex 7 FPGA内核适配器通信。默认情况下,SDM用作SmartVID master,系统英特尔MAX 10用作此链中的Power GUI master。

系统英特尔MAX 10 I/O (SYSMAX_I2C_SCL/SDA)管理第二条I2C总线,该总线访问所有的I2C slave,除了英特尔Agilex 7 FPGA内核适配器。从组件包括电源适配器,温度监视器,电压监视器,EEPROM,RTC,振荡器和PLL。

HPS I/O (HPS_GPIO30/31)能够通过返工可选电阻来访问这两个I2C链。

英特尔Agilex 7 FPGA通用I/O (F2M_I2C_SCL/SDA)与系统英特尔MAX 10进行通信,不能直接访问这两个I2C链。

英特尔Agilex 7 FPGA也通过GPIO管理Ethernet PHY,QSFP28,QSFPDD,SODIMM I2C总线和LMK05028 SPI总线。

表 19.  I2C调试头
原理图信号名称 说明
ENPIRION_I2C_SCL/SDA Enpirion I2C header J35
SYSMAX_I2C_SCL/SDA System 英特尔MAX 10 I2C bus header J51
Cleaner_SCL/SDA 用于时钟清洁器J26的调试头
图 34. I2C串行总线(英特尔Agilex 7 DK-SI-AGF014EA和DK-SI-AGF014E3ES开发套件)
图 35. I2C串行总线(英特尔Agilex 7 DK-SI-AGF014EB开发套件)