英特尔Agilex® 7 FPGA F系列收发器SoC开发套件用户指南

下载 PDF
ID 683752
日期 4/21/2023
Public
文档目录
文档目录 x
1. 概述 2. 入门 3. 对开发套件上电 4. 板卡测试系统(Board Test System) 5. 开发套件硬件和配置 6. 开发套件的定制工程 7. 修订历史 A. 开发套件组件 B. 附加信息
1. 概述 x
1.1. 结构图 1.2. 特性汇总 1.3. 盒内物品 1.4. 建议的操作条件
2. 入门 x
2.1. 英特尔 Quartus Prime软件和驱动程序安装 2.2. 快速入门指南 2.3. 设计示例
3. 对开发套件上电 x
3.1. 默认设置(Default Settings) 3.2. 上电(Power UP) 3.3. 进行板卡还原(Perform board restore)
3.3. 进行板卡还原(Perform board restore) x
3.3.1. 使用默认出厂映像还原板卡系统英特尔MAX 10 3.3.2. 使用默认出厂映像还原板卡QSPI闪存
4. 板卡测试系统(Board Test System) x
4.1. 设置BTS GUI运行环境 4.2. 测试开发套件的功能性 4.3. 通过Clock Controller GUI控制板载时钟 4.4. 通过Power Monitor GUI控制板载电源适配器
4.1. 设置BTS GUI运行环境 x
4.1.1. 下载OpenJDK 4.1.2. 下载OpenJFX 4.1.3. 安装OpenJDK和OpenJFX 4.1.4. 安装Quartus Prime软件 4.1.5. 运行BTS GUI
4.2. 测试开发套件的功能性 x
4.2.1. 配置菜单(Configure Menu) 4.2.2. Sys Info选项卡 4.2.3. GPIO选项卡 4.2.4. XCVR选项卡 4.2.5. DDR4选项卡 4.2.6. SSS选项卡 4.2.7. EEPROM选项卡
5. 开发套件硬件和配置 x
5.1. 通过JTAG配置FPGA和访问HPS Debug Access Port 5.2. 通过AS模式(默认模式)配置FPGA器件 5.3. 通过AvST模式配置FPGA器件 5.4. 子卡
5.4. 子卡 x
5.4.1. HPS开箱即用体验(OOBE)子卡 5.4.2. HPS NAND子卡
6. 开发套件的定制工程 x
6.1. 在英特尔 Quartus Prime QSF文件中添加SmartVID设置 6.2. Golden Top
A. 开发套件组件 x
A.1. 系统管理 A.2. 电源 A.3. 时钟 A.4. 常规输入/输出 A.5. 存储器接口 A.6. 通信接口 A.7. 子卡
B. 附加信息 x
B.1. 安全和监管信息 B.2. 合规信息
B.1. 安全和监管信息 x
B.1.1. 安全警告 B.1.2. 安全注意事项
1. 概述
2. 入门
3. 对开发套件上电
4. 板卡测试系统(Board Test System)
5. 开发套件硬件和配置
6. 开发套件的定制工程
7. 修订历史
A. 开发套件组件
B. 附加信息

A.3. 时钟

表 10.  默认时钟频率
原理图信号名称 默认频率
FPGA_GPIO_REFCLKp/n0 156.25M
REFCLK_GXEp/n0 156.25M
SI53311_CLKOUT1p/n 156.25M
REFCLK_GXPp/n0 100M
REFCLK_GXPp/n2 100M
PCIE_RC_REFCLKp/n 100M
FPGA_GPIO_REFCLKp/n1 125M
SODIMM_REFCLKp/n 100M
FPGA_OSC_CLK_1 125M
FPGA_GPIO_REFCLK 100M
DDR4_COMP_REFCLKp/n 100M
FPGA_SYSTEM_CLK 100M
REFCLK_GXEp/n2 153.6M
REFCLK_GXEp/n3 184.32M
Cleaner_SYSTEM_P/N 184.32M
referenceclk_2 184.32M
referenceclk_3 153.6M

LMK05028器件是一款高性能时钟生成器，抖动清除器和时钟同步器，具有高级参考时钟选择和无中断切换功能，可满足通信基础设施应用的严格要求。该时钟器件有两个独立的PLL core，每个core都可以同步或锁定到四个参考时钟输入中的一个，并且它可以生成高达8个具有多达6个不同频率的输出时钟。

两个E-tile收发器恢复时钟(Cleaner_RECOVERY_p/n [0:1])馈送四个参考时钟输入中的两个，单端和差分SMA时钟馈送其他两个输入。LMK05028的输出时钟馈送回E-tile收发器bank，通用I/O bank和SMA连接器。LMK05028可以通过SW4.4设置为断电模式(power down mode)。

英特尔Agilex 7 FPGA F-Series通过通用I/O (Cleaner_GPIO[0:6]，Cleaner_INSEL，Cleaner SCL/SDA，Cleaner_status[0:1])管理LMK05028。这些通用IO与FPGA之间的连接可以通过SW10.2关闭。

图 32. FPGA时钟
图 33. 收发器时钟
二级标题