AN 741：使用Nios II处理器通过UART接口对Max10 FPGA器件进行远程系统更新

下载 PDF
ID 683661
日期 6/15/2015
Public
文档目录
文档目录 x
1. 使用Nios II处理器通过UART接口对Max10 FPGA器件进行远程系统更新
1. 使用Nios II处理器通过UART接口对Max10 FPGA器件进行远程系统更新 x
1.1. MAX 10 FPGA远程系统更新的概述 1.2. 缩略语 1.3. 必要条件 1.4. 要求 1.5. 参考设计文件 1.6. 参考设计的功能介绍 1.7. 参考设计演练 1.8. 文件修订历史
1.6. 参考设计的功能介绍 x
1.6.1. 参考设计IP内核组件 1.6.2. Nios II EDS软件应用设计
1.6.1. 参考设计IP内核组件 x
1.6.1.1. Nios II Gen2处理器 1.6.1.2. Altera片上闪存IP内核 1.6.1.3. Altera双配置IP内核 1.6.1.4. Altera UART IP内核 1.6.1.5. Altera通用四路SPI控制器IP内核
1.6.2. Nios II EDS软件应用设计 x
1.6.2.1. 远程地更新应用映像 1.6.2.2. 远程地触发重配置
1.7. 参考设计演练 x
1.7.1. 生成编程文件 1.7.2. 编程QSPI 1.7.3. 使用JTAG编程带有初始映像的FPGA 1.7.4. 使用UART更新映像并触发重配置
1.7.1. 生成编程文件 x
1.7.1.1. 对QSPI编程生成文件 1.7.1.2. 对远程系统更新生成文件
1.7.1.2. 对远程系统更新生成文件 x
1.7.1.2.1. 通过转换编程文件生成.pof
1. 使用Nios II处理器通过UART接口对Max10 FPGA器件进行远程系统更新

1.6.1.2. Altera片上闪存IP内核

Altera片上闪存IP内核作为Nios II处理器的一个接口功能，对CFM和UFM进行读取、写入和擦除操作。Altera片上闪存IP内核提供一个新的配置位流，使您能够访问、擦除和更新CFM。Altera片上闪存IP参数编辑器显示每个存储扇区的预定地址范围。

相关信息
二级标题