Intel® Cyclone® 10 GX器件概述

ID 683485
日期 5/07/2018
Public

I/O PLL

整数模式I/O PLL位于包含48个I/O的每个bank中。可使用I/O PLL来简化外部存储器和高速LVDS接口的设计。

在每个I/O bank中,I/O PLL都与硬核存储控制器和LVDS SERDES相邻。由于这些PLL与需要使用的I/O紧密耦合,使得时序收敛更为容易。

可将I/O PLL用于内核中的通用应用,例如:时钟网络延迟补偿或零延迟缓冲。

Intel® Cyclone® 10 GX器件支持PLL-to-PLL级联。