仅对英特尔可见 — GUID： xeh1545168185056
Ixiasoft
2.1. Intel® Quartus® Prime Programmer
2.2. 编程和配置模式
2.3. 器件配置基本步骤
2.4. 指定编程硬件设置
2.5. 使用Flash Loader编程
2.6. 使用Project Hash验证编程文件源
2.7. 使用PR比特流安全验证（ Intel® Stratix® 10和 Intel® Agilex™ 设计）
2.8. 独立运行的Programmer
2.9. Programmer设置参考
2.10. 脚本支持
2.11. 编程Intel FPGA器件修订历史
2.12. Intel Quartus Prime Pro版用户指南：Programmer文档存档
2.9.1. 器件&管脚选项对话框
2.9.2. 更多安全选项对话框
2.9.3. 输出文件选项卡设置（Programming File Generator）
2.9.4. 输入文件选项卡设置（Programming File Generator）
2.9.5. 比特流联合签字安全设置（Programming File Generator）
2.9.6. 配置器件选项卡设置
2.9.7. 添加分区对话框（Programming File Generator）
2.9.8. 转换编程文件对话框
2.9.9. 压缩和加密设置（Convert Programming File）
2.9.10. SOF数据属性对话框（Convert Programming File）
2.9.11. 选择器件（Flash Loader）对话框
仅对英特尔可见 — GUID： xeh1545168185056
Ixiasoft
1.5.2. 部分重新配置比特流兼容性检查
部分重新配置比特流兼容性检查可验证重新配置的比特流兼容性，以避免配置不兼容的PR比特流。
图 17. PR比特流兼容性检查
如下部分说明PR比特流兼容性检查支持。
Intel® Stratix® 10和 Intel® Agilex™ PR比特流兼容性检查
Intel® Stratix® 10和 Intel® Agilex™ 设计中，PR比特流兼容性检查已在Compiler和Secure Device Manager（SDM）固件中默认开启。如果开启了PR比特流兼容性检查，则如下限制适用于PR设计：
- Compiler允许的PR区域最多达到255个。
- Compiler允许父PR区域最多具有15个子PR区域。
- Compiler允许的分层局部重配置层次最多达到6个。
PR比特流兼容性检查启用后，如果PR设计超出上述限制，则Compiler会生成错误。
如果所需PR区域超出上述限制，或者希望禁用PR比特流兼容性检查，则可将以下约束添加到.qsf文件：
set_global_assignment -name ENABLE_PR_POF_ID OFF
Intel® Arria® 10和 Intel® Cyclone® 10 GX PR比特流兼容性检查
Intel® Arria® 10和 Intel® Cyclone® 10 GX设计中，可在例化IP Catalog中的Partial Reconfiguration Controller Intel® Arria® 10 /Cyclone 10 FPGA IP时，通过开启Enable bitstream compatibility check选项来使能或禁用PR比特流兼容性检查。
然后，软件验证局部重新配置PR Bitstream文件（.rbf）。如果软件检测到不仅安荣的比特流，则PR操作将停止，且status输出报错。PR .pof ID编码为PR比特流的第71个字。
开启Enable bitstream compatibility check时，PR Controller IP核创建PR bitstream ID并在配置对话框中显示该比特流ID。