仅对英特尔可见 — GUID: tgb1550170876641
Ixiasoft
2.1. Intel® Quartus® Prime Programmer
2.2. 编程和配置模式
2.3. 器件配置基本步骤
2.4. 指定编程硬件设置
2.5. 使用Flash Loader编程
2.6. 使用Project Hash验证编程文件源
2.7. 使用PR比特流安全验证( Intel® Stratix® 10和 Intel® Agilex™ 设计)
2.8. 独立运行的Programmer
2.9. Programmer设置参考
2.10. 脚本支持
2.11. 编程Intel FPGA器件修订历史
2.12. Intel Quartus Prime Pro版用户指南:Programmer文档存档
2.9.1. 器件&管脚选项对话框
2.9.2. 更多安全选项对话框
2.9.3. 输出文件选项卡设置(Programming File Generator)
2.9.4. 输入文件选项卡设置(Programming File Generator)
2.9.5. 比特流联合签字安全设置(Programming File Generator)
2.9.6. 配置器件选项卡设置
2.9.7. 添加分区对话框(Programming File Generator)
2.9.8. 转换编程文件对话框
2.9.9. 压缩和加密设置(Convert Programming File)
2.9.10. SOF数据属性对话框(Convert Programming File)
2.9.11. 选择器件(Flash Loader)对话框
仅对英特尔可见 — GUID: tgb1550170876641
Ixiasoft
1.2.2.2. 配置模式(Convert Programming Files)
在Convert Programming Files中从如下Configuration modes选择一个模式生成辅助编程文件:
编程模式 | 说明 |
---|---|
1-Bit/2-Bit/4-Bit/8-Bit Passive Serial | 外部控制器通过串行数据流将配置数据传递到1个或多个FPGA器件。FPGA器件是一个从器件,通过5线接口连接外部控制器。外部控制器可为智能主机,例如微控制器或CPU,或 Intel® Quartus® Prime Programmer,EPC2或EPC16配置器件。 |
Active Parallel | 支持配置器件使用商用16-bit并行存储器控制配置接口。 |
Active Serial | 用于具有非易失性存储器的低成本串联配置器件中的配置数据储存。串行配置器件提供一个串行接口访问配置数据。器件配置期间,器件通过串行接口读取配置数据,必要时解压缩数据,并配置其SRAM单元。 |
Active Serial x4 | |
AVST x8/x16/x32 | Avalon® -ST配置模式使用外部主机,如微处理器或 Intel® MAX® 10器件。外部主机控制外部存储器(如,Flash存储器)向FPGA的配置数据传输。控制配置处理的设计位于外部主机。可使用 PFL II IP核以及 Intel® MAX® 10器件作为主机从配置FPGA的Flash存储器件读取配置数据。 |
Passive Parallel Synchronous | 外部控制器,如CPU,通过公共数据总线将设计数据加载到器件。数据被器件锁存于由CPU驱动的时钟信号首个上升沿处。接下来的8个下降时钟沿串化器件内锁存的数据。器件将数据的后8位字节锁存于时钟信号的每第8个上升沿直到器件完全配置。 |
Passive Parallel Asynchronous | 外部控制器(如,CPU),通过公共数据总线将设计数据加载到器件。器件接受并行字节输入数据。外部控制器和器件之间的智能通信允许外部控制器配置器件。 |
Internal Configuration | 使用.pof文件,通过下载电缆线 Intel® Quartus® Prime Programmer对 Intel® MAX® 10器件的Configuration Flash Memory (CFM)和User Flash Memory (UFM)进行内部配置。 |