FPGA功率组件简介

设计人员指南，帮助您了解外部电压供应所需的总功耗，这些电压应为设备的正常运行提供了所需的电能。

概述

外部电源为 FPGA 或 CPLD 的内部和外部的正常运行提供所需的电能。在实施电源解决方案时，设计者需要了解这些电源所需的总功耗（也被称为“轨道功耗”）。此外，设计者需要考虑，与总功耗中在设备外耗散的部分相比（如在外部输出电容负载和平衡电阻终端网络中），该总功耗中有多少是在设备内实际耗散的（被称为“散热功耗”或“耗散功耗”）。

一个设备、输出负载和外部终端网络（如存在）所消耗的总功耗通常由以下主要功耗组成：

  • 待机
  • 动态
  • I/O

待机功耗来自待机模式下设备中的 ICCINT 电流。内核动态功耗来自设备内部的开关（内部节点上的充电和放电电容）。 I/O 功耗来自外部开关（对连接到设备引脚的外部负载电容进行充电和放电）、I/O 驱动器和外部终端网络（如存在）。

散热功耗是总功耗中实际在设备封装内耗散的部分，其余部分在外部耗散。在决定设备的内在传热能力（被称为“热阻”）是否足以将内部芯片结点的温度保持在正常工作规范之内，或者决定是否需要额外的散热解决方案（如铝散热器）以获得更好的传热性能时，设计者应考虑设备内的实际热耗散。一般来说，待机功耗、动态功耗和 I/O 功耗的一部分将组成总功耗的实际散热功耗部分。

待机功耗

设备在待机时由于漏电电流而消耗功率。消耗量由芯片尺寸、温度和制造不同而不同。待机功耗可以在完整的设备特性分析之前模拟，并可定义为两类：典型和最大功耗。

Stratix® II 设备采用 90 纳米制程技术，对功耗和性能进行了优化。与以前的制造技术设备相比，90 纳米设备由于漏电而耗散更多的功率，占整体功耗很大的比例。在 90 纳米制造节点中，待机功耗表现出对芯片结点温度的强烈依赖，比以前的制造技术更高。设计者需要关注将结点温度保持在最低水平，以降低总功耗里的待机部分。图 1 显示了待机功耗和结点温度之间的关系。

图 1.待机功耗和结点温度的关系。

Stratix II 设备尽可能使用低漏电晶体管技术，以减少待机电流的功耗，从而最大限度地减少 90 纳米的总体功耗（更多内容请参阅《90 纳米硅功耗优化》）。

动态功耗

改变逻辑水平的内部节点会消耗设备内部的动态功耗，因为需要功耗来给逻辑阵列和互连网络中的内部电容充电和放电（例如，从逻辑 0 到逻辑 1）。内核动态功耗包括路由功耗和逻辑元件（LE）功耗（在 Stratix II 中为自适应逻辑模块（ALM））。LE/ALM 功耗消耗于内部节点电容的充电和放电，以及内部电阻元件的消耗。路由功耗来自于每个 LE/ALM 驱动的外部路由电容的充电和放电所需的电流。 内核动态功耗还可以包括架构资源，如：

  • RAM 模块（M512、M4K 和 M-RAM）
  • DSP-乘法器模块
  • 锁相环（PLL）
  • 时钟树网络
  • 高速差分接口（HSDI）收发器

总动态功耗是通过 VCCINT（Stratix II 为 1.2 V）乘以上面列出的每个架构功能的电流总和来计算：

动态功耗=VCCINT×Σ ICCINT（LE/ALM、RAM, DSP、PLL、时钟、HSDI、路由）

等效（集中）电容值是用来计算动态功耗的，基于多个电容的总和。例如，驱动输入或输出的信号是引脚、跟踪和封装电容的相加总和。如果准确确定了内部开关频率，那这个近似值是足够的。英特尔利用近似曲线（基于特征化数据）来确定内部开关频率，有效地预估了大多数设计拓扑的动态功耗。预估一个设备的所有资源所消耗的总功耗需要考虑到资源的最大开关频率、预估的切换系数、对下游逻辑的扇出以及通过设备特征化获得的每个资源的系数。这些部分在英特尔的 PowerPlay 功耗分析和优化工具套件的所有方面都得到实现，可用于功耗预估和分析。

I/O 功耗

I/O 功耗是 VCCIO 功耗，消耗原因为连接到设备输出引脚的外部负载电容的充电和放电、在电阻模式下运行的输出驱动电路、以及任何外部终端网络（如存在）。设备 I/O 功耗计算方法

I/O 功耗=（有效输出驱动器的数量×功率耗散系数）+0.5×（芯片垫板、封装跟踪、引脚和输出负载帽之和）×I/O 标准电压摆幅×fMAX×（切换系数/100）×VCCIO

有效输出驱动器的数量包括有效双向输出。除了上面计算的 I/O 功耗外，还有其他造成 I/O 功耗的部件，包括 I/O 缓冲的元件，它们也由 VCCIO 供电。图 2 显示了 I/O 缓冲的模型。

图 2.I/O 缓冲模型。

如前所述，一部分 VCCIO 功耗实际上将在 FPGA 或 CPLD 内耗散，而不是在外部通过终端电阻网络和/或输出电容负载耗散。设计者在规划散热管理解决方案时，需要考虑来自 VCCIO 的内部耗散功率（无论是设备本身还是通过外部散热器）。设计者应将外部耗散部分作为 VCCIO 电压调节器或转换器（称为“轨道功耗”）提供的电源总要求的一部分。英特尔的功耗分析技术从 Stratix II 设备开始报告散热功耗与总/轨道功耗。未来的设备也将具备这种功耗分析技术的报告能力。

其他功耗考虑因素

使用 FPGA 和 CPLD 设计时，在总功耗方面还有其他几个因素需要考虑：浪涌电流、配置功耗和 VCCPD（仅限 Stratix II 设备）。

浪涌电流

浪涌电流是设备在初始上电阶段需要的。在上电阶段，必须向设备提供最低水平的逻辑阵列电流（ICCINT），并持续一定的时间。这个时间取决于电源可用电流的大小。如果有更多电流，VCCINT 可以更快地提升。当电压达到额定值的 90% 时，通常就不再需要最初的大电流了。最大浪涌电流与设备的温度成反比。随着设备温度的升高，上电时所需的浪涌电流会减少（尽管待机电流会增加，因为它与温度有关）。

配置功耗

在传统 FPGA 的情况下，配置功耗是指配置设备所需的功耗。在配置和初始化期间，设备需要供电来重置寄存器，启用 I/O 引脚，并进入运行模式。在上电阶段，无论是配置前还是配置后，I/O 引脚都是三态的，这样可以减少功耗并方式它们在这段时间内驱动出来。请参阅《Stratix II 设备手册》第二卷中“配置 Stratix II 设备（PDF）”一章，了解更多关于 Stratix II 设备中的配置方案以及电压 VCCPD 的适用配置引脚。

VCCPD

VCCPD 是一个单独的、负载电流较小的电源，可用于输出前置驱动级电路以及配置和联合测试行动组（JTAG） I/O 缓冲。VCCPD 应连接到 3.3 V，以便为驱动配置输入和 JTAB 引脚的 3.3 V / 2.5 V 缓冲供电。关于 VCCPD 的规格，请参阅《Stratix II 设备手册》中“直流和开关特性（PDF）”一章。