概述
数位区块 TFT LCD 控制器参考设计使您能够加速在您系统中 TFT LCD 面板显示的设计导入。参考设计以数位区块 DB9000AVLN TFT LCD 控制器知识产权（IP）内核为中心，能够以网络表或 VHDL/Verilog HDL 寄存器传送级（RTL）的形式使用。
DB9000AVLN 内核包含一个与 Nios® II 嵌入式处理器和 SDRAM 或 SRAM 控制器连接的 Avalon® 内存映射系统交互接口（内存可作为帧缓冲器） 。该参考设计的配套软件在 Nios II 嵌入式处理器上运行，将图像放置到帧缓冲器内存中并调用 DB9000AVLN 内核来驱动 LCD 面板。
利用英特尔® Quartus® 设计软件，您可以在 Cyclone®、Cyclone® II 或 Cyclone® III FPGA 开发套件中将 TFT LCD 控制器参考设计实例化。参阅演示的英特尔® 技术部分以获得所支持的英特尔® FPGA 开发套件的完整列表。
您可以利用制作的合适线缆将您的 LCD 面板与英特尔 FPGA 开发套件相连。请联系数位区块以获得更多细节。
硬件设计特征
- 各种可编程的 LCD 面板分辨率
- 最高可编程分辨率为 4096 x 2048
- 水平像素分辨率为 16-4096 个像素，增量为 16 个像素
- 支持 1 个端口 TFT LCD 面板界面
- 18 位数字（6 位/色彩）和 24 位数字（8 位/色彩）
- 支持 2 个端口 LVDS TFT LCD 面板界面
- 可编程帧缓冲器每象素位（bpp）色彩深度：
- 1、2、4、8 bpp 通过调色板映射到 18 位 LCD 像素
- 16、18bpp 直接驱动 18 位 LCD 像素
- 24bpp 直接驱动 24 位 LCD 像素
- 调色板 RAM，降低帧缓冲器内存要求以及 Avalon 系统互连宽度
- 256 位/16 位 RAM，按 128 位/32 位执行
- 通过微处理器由总线接口静态加载或用过直接内存访问（DMA）控制器由主机总线接口动态加载每一帧
- 可编程输出格式支持
- 18 位数字接口上的 RGB 6:6:6 或 5:6:5
- 24 位数字接口上的 RGB 8:8:8
- 可编程的水平和垂直时序参数
- 前沿、后沿、同步宽度、每行像素
- 同步信号极性
- 可编程的像素显示时钟
- 1-128 总线计时器中的像素显示时钟驱动器
- 像素显示时钟极性
- 独立的像素时钟输入
- 可编程的允许数据时序信号
- 来源于水平和垂直时序参数
- 显示启用极性
- 三种类型的内存
- 16 字 x 32 位输入 FIFO，解耦 Avalon 系统互联和 LCD 面板时钟频率。与 DMA 控制器集成
- 255 字 x 16 位调色板 RAM
- 16 字输出 FIFO
- 深度和宽度可参数化的 FIFO 缓冲器
- 加电和掉电排序支持
- 9 个可进行屏蔽控制的内部中断源
- 小端模式、大端模式或 Windows CE 模式
- 与 Avalon 存储器映象接口匹配
- 可选 PCI* 接口
- 可上升沿计时、无门控时钟以及无内部三态的全同步、可合成 Verilog HDL 或 VHDL RTL 源
- 按照您对数位区块硬件和软件工程服务的要求来修改或集成 DB9000AVLN 内核
联系人信息
Digital Blocks, Inc.
587 Rock Road
Glen Rock, NJ 07452 USA
电话：+1 201 251 1281
传真：+1 201 632 4809
电子邮箱：info@digitalblocks.com
WWW:
www.digitalblocks.com