说明
如果通过 Arria® V GZ 和 Stratix® V GX/GT 设备上的 Avalon 内存映射接口启动 ATX PLL 校准，tx_cal_busy信号将不会置位。
tx_cal_busy信号仅在初始运行时校准或重置重配置控制器时置位。
要确定 ATX PLL 校准过程是否完成，可以读取 ATX PLL 控制和状态寄存器。忙态是地址偏移量为 7'h32 处的控制和状态寄存器的位 8。
解决方法
从 V 系列收发器 PHY IP 核用户指南版本 14.1 开始修复此问题。