文章 ID: 000077058 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

如何重新校准 Stratix V 和 Arria V GZ 设备 ATX PLL?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    Stratix® V 和 Arria® V GZ 设备 ATX PLL 的重新校准取决于 Quartus® II 软件版本和 ATX PLL 锁定状态。

    Quartus® II 软件版本 13.1.1 及更早
    ATX Tuning Register 地址偏移0x0在 Quartus® II 软件版本 13.1.1 及更早版本中可用。写入 ATX Tuning Register 地址偏移0x0将触发手动重新校准,但如果 ATX PLL 已显示锁定状态,则其校准例不会干扰。

    要在 Quartus® II 软件版本 13.1.1 及更早版本中重新校准 ATX PLL,可以使用以下方法。

    Quartus® II 软件版本 13.1.1 及更早版本,ATX PLL 已被锁定。

    1. 写入地址偏移0x0的"ATX 调试寄存器"。

    Quartus® II 软件版本 13.1.1 及更早,ATX PLL 已解锁。

    1. 将完整的 ATX PLL MIF 文件写入 ATX PLL。
    2. 写入地址偏移0x0的"ATX 调试寄存器"。

    Quartus® II 软件版本 13.1.2 和更高版本
    在 Quartus® II 软件版本 13.1.2 中添加了额外的 ATX 调优寄存器。要重新校准 ATX PLL,可以使用上述方法,或使用下面详细列出的方法。

    ATX Tuning Register 地址偏移0x1在 Quartus® II 软件版本 13.1.2 及更高版本中可用。写入 ATX 调试寄存器地址偏移0x1将触发当前 ATX PLL 锁定状态的手动重新校准视图。

    成功 ATX PLL 校准的要求
    在所有版本的 Quartus II 软件中,必须满足以下要求才能成功进行 ATX PLL 校准:

    • ATX PLL 参考时钟必须存在、稳定且频率正确。
    • 收发器重新配置 IP reconfig_mgmt_clk信号必须存在、稳定且频率正确。
    • ATX PLL 不得保持在重置或断电。
    • ATX PLL 时钟的所有收发器 PHY 必须在重新校准后重置。

    ATX 调试寄存器地址偏移0x1将添加到 Altera® 收发器 PHY IP 用户指南 (PDF) 的未来版本中。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。