英特尔® 高级合成编译器
概述
英特尔® HLS 编译器是一款高级合成 (HLS) 工具，可利用不定时 C++ 作为输入，生成针对英特尔® FPGA 优化的生产质量寄存器传输级 (RTL) 代码。该工具可通过提高 FPGA 硬件设计的抽象级别，加快对 RTL 的验证时间。采用 C++ 开发的模型的验证速度通常比 RTL 快几个数量级。
英特尔® HLS 编译器包含在英特尔® Quartus® Prime 设计软件安装中。
英特尔® HLS 编译器成功案例
Horizon Robotics 与英特尔合作开发嵌入式 AI 应用。了解 Horizon Robotics 如何采用英特尔® Arria® 10 FPGA 和英特尔® HLS 编译器执行实时像素级别划分，从而支持 3D 语义建模和定位。
特性
面向英特尔® Quartus® Prime 设计软件的英特尔® HLS 编译器提供了丰富功能，可帮助硬件程序员使用 C++ 加速 FPGA 开发流程。
- 使用非定时 ANSI C++ 作为黄金设计来源
- 允许您通过高级别指令快速浏览多个架构
- 通过从高级约束推导设计意图来简化工具使用
- 支持通过与原始 C++ 源代码模型比较来验证 RTL
- 使用 Platform Designer（前身为 Qsys）生成用于系统集成的可重复使用知识产权 (IP)
- 支持对流、内存映射或布线接口的推断
- 为英特尔® FPGA 执行设备特定的定时驱动调度优化和技术映射
- 支持软件编译器使用模型和行业标准，包括 ac_int 数据类型
- 鸟瞰图的详细报告功能：高级设计 HTML 报告在模拟阶段自动生成，让用户可以看到设计中的瓶颈
- 允许用户查看和分析：区域利用率、循环结构、内存使用情况、系统数据流、集群和周边逻辑
- 支持在系统中集成 IP 的多个流。通过直接 HLD 实例化或通过 Platform Designer 集成 HLS 代码，或将 HLS 代码集成到英特尔® 可编程加速卡（英特尔® PAC）上。
直观的设计环境
- 新的回路可视化 GUI (Beta) 和瓶颈查看器提供更深入的洞察，从而更容易进行优化
- 管道可以将 HLS 组件连接到测试台
改进了区域或性能
- 具有不同脱扣数的回路可利用 pragma 融合或自动融合
- 英特尔® Stratix® 10 和英特尔® Agilex™ 设备家族中的数据流和通道可通过实现 Hyperflex 优化的握手过程减少对 FIFO 的使用
- 管道可实现 FPGA 内部任务之间的快速连接。还可创建管道阵列
- 英特尔® HLS 编译器包含在英特尔® Quartus® Prime 设计软件安装中，并且支持 Quartus Prime 专业版、Quartus Prime 标准版和 Quartus Prime 精简版
- Quartus Prime 专业版和 Quartus Prime 标准版需要许可
- 英特尔® HLS 编译器不需要额外的许可
- 下载新的英特尔® HLS 编译器软件包。此单独的附加安装程序允许用户在使用旧版本英特尔® Quartus® Prime 软件的情况下利用最新版本的 HLS，而无需重新验证您的代码
&fmt=png-alpha&wid=128&hei=96){kind=spacer}
英特尔® FPGA 设计工具和软件
浏览英特尔提供的其它 FPGA 设计工具和资源。OpenCL 和 OpenCL 标识是苹果公司的商标，需获得 Khronos 的许可方能使用。