接口协议设计示例

接口协议

接口协议可支持系统设计中芯片到芯片、主板到主板或机箱到机箱的连接。来自英特尔及我们的合作伙伴的协议知识产权 (IP) 解决方案，可满足各种各样的应用程序需求，并利用 FPGA 和 ASIC 设备中的集成收发器。接口协议解决方案以可授权的 IP 内核和参考设计以及免费的宏功能和设计示例的形式提供。

请访问我们的收发器协议部分，了解关于集成式收发器及其支持的接口协议解决方案的更多信息。

针对英特尔® MAX® 10 FPGA 设备家族的设计及其开发套件可在设计商店中获得。

设计示例	目标设备	支持开发套件	符合 Qsys 要求	Quartus Prime 或 Quartus® II 版本
使用外部 PHY 延迟功能约束三倍速以太网的 RGMII 接口	Cyclone® II，Cyclone® III，Cyclone III LS，Cyclone® IV GX，Stratix® II，Stratix II GX，Stratix® III，Stratix® IV，Arria® GX，Arria® II GX	Stratix IV GX FPGA 开发套件，Arria II GX FPGA 开发套件	-	10.1
GPIO 引脚扩展采用 MAX II CPLD 中的 12C 总线接口：AN 494 (PDF)	MAX® II	-	-	-
HiSPi 设计示例	Cyclone II，Cyclone V	-	✓	12.1
采用 MAX II CPLD 的 I2C 电池电量计接口：AN 493 (PDF)	MAX® II	-	-	-
执行 SMBus 控制器 MAX II CPLD：AN 502 (PDF)	MAX® II	-	-	10
采用 MAX II CPLD 的多路复用 SDIO 设备：AN 509 (PDF)	MAX® II	-	-	-
Nios® II：以太网加速	Stratix IV GX	Stratix IV GX FPGA 开发套件	✓	12.1
Nios II：以太网标准设计	Cyclone III，Stratix IV GX	Nios II 嵌入式评估套件 (NEEK)，Cyclone III 版本，嵌入式系统开发套件，Cyclone III 版本，Stratix IV GX FPGA 开发套件，CV GT FPGA 开发套件	✓	12
Nios II：SPI 代理到 Avalon® 主机	Cyclone® III	嵌入式系统开发套件，Cyclone III 版	-	9.1
Nios II：三速以太网处理器系统	Cyclone® III	嵌入式系统开发套件，Cyclone III 版本，Stratix IV GX FPGA 开发套件	-	13.1
Nios II：Web 服务器	Cyclone® III	Nios II Embedded Evaluation Kit (NEEK) Cyclone III 版	-	10.1
面向 pci_mt32 MegaCore 函数的 PCI 主机内存示例	-	-	-	全部
面向 PCI MegaCore 函数的 PCI 目标内存示例	-	-	-	全部
面向 pci_mt32 和 pci_t32 MegaCore 函数的 PCI 目标终止示例	-	-	-	全部
POS-PHY 等级 4 (SPI-4.2) 外部 PLL 共享设计示例	Stratix IV GX	-	-	9.1
RapidIO：系统维护代理桥接的维护主机	-	-	-	全部
MAX II CPLD 中的串行外设接口 (SPI) 主机：AN 485 (PDF)	MAX® II	-	-	7.2
MAX II CPLD 中适用于 GPIO 引脚扩展的 SMBus：AN 484 (PDF)	MAX® II	MDN-B2	-	-
采用 MAX II CPLD 的 SPI 到 12C：AN 486 (PDF)	MAX® II	-	-	-
采用 MAX II CPLD 的 SPI 到 12S：AN 487 (PDF)	MAX® II	-	-	10
TSE：采用 ALTGX 作为收发器在 TSE 中实现复位序列	Stratix IV GX	-	-	9.1 SP1
TSE：采用 ALTLVDS 作为收发器在 TSE 中实现复位序列	Stratix IV GX	-	-	9.1 SP1
TSE：使用外部 ALTGX / ALTLVDS 实例化 TSE	Stratix IV GX，Arria II GX	-	-	9.1 SP1
在 MAX II CPLD 中使用内部振荡器：AN 496 (PDF)	MAX® II	MDN-B2	-	7.2

查看全部显示较少

选择您的语言

使用 Intel.com 搜索

快速链接

最近搜索

高级搜索

仅搜索

接口协议设计示例

建议用于：

接口协议