MAX II和MAX CPLD设计实例

表 1 至表 5 的例子通过使用 Quartus® II 或者 MAX+PLUS® II 软件演示了 MAX® II 和 MAX 器件系列的各种特性。关于不同设计输入方法的详细信息,请参考 Quartus II 或者 MAX+PLUS II 软件的帮助文件。

这些设计实例仅面向 英特尔® FPGA器件。这些例子原样提供,没有担保。

表 1 至表 3 的每一设计实例包括:

  • Verilog 源代码
  • Verilog 测试台文件
  • MDN B2 或者 MDN B3 演示板提供的 Quartus II 网络版 6.0 工程文件和编程文件 ( 列出的逻辑单元 (LE) 和 I/O 资源来自使用 Quartus II 软件 7.2 得到的设计汇编结果。)
  • ModelSim® 6.1d 网络版工程文件,含测试台文件以及波形镜像文件。
    • 大型仿真中不包括仿真文件
  • 文档

更多示例请访问MAX II 参考设计页面。

Table 1. MAX II/IIG/IIZ 引脚 / 端口扩展和桥接设计实例

设计名称 说明 设计文件
AN 494:使用 MAX II CPLD 中的 I2C 总线接口实现 GPIO 引脚扩展(PDF) 使用 I2C 接口实现通用 I/O 扩展 
(资源占用: 18 个 I/O & ~61 个 LE)
下载 (ZIP)
AN 484: MAX II CPLD 中的 GPIO 引脚扩展 SMBus(PDF) 使用 SMBus 接口实现通用 I/O 扩展 
(资源占用: 18 个 I/O & ~87 个 LE)
下载 (ZIP)
AN 487:使用 MAX II CPLD 实现 SPI至 I2S 桥接 (PDF) SPI 接口和 I2S 总线器件之间的桥接 
(资源占用: 8 个 I/O & ~268 个 LE)
下载 (ZIP)
AN 486:使用 MAX II CPLD 实现 SPI 至 I2C 桥接(PDF) MAX II 参考设计和 I2C 总线上通过 SPI 接口控制音频器件的数据流
(资源占用: 6 个 I/O & ~102 个 LE)
下载 (ZIP)

表2. MAX II/IIG/IIZ 接口和控制设计实例

设计名称 说明 设计文件
AN 509: 使用MAX II CPLD实现多路 SDIO 器件 (PDF) 通过 I2C 接口实现SDIO多路复用
(资源占用: 9 I/Os & ~34 LEs)
下载 (ZIP) (1)
AN 492: CF+ 接口 MAX II CPLD(PDF) 实现紧凑闪存接口 
(资源占用: 45 I/Os & ~119 LEs)
下载 (ZIP)
AN 495:使用 MAX II CPLD 实现 IDE/ATA 控制器(PDF) 实现 IDE 控制器 
(资源占用: 89 I/Os & ~134 LEs)
下载 (ZIP)
AN 497:使用 MAX II CPLD 实现 LCD 控制器(PDF) 实现 LCD 控制器 ( 实例采用了 Optrex 16 x 2 点阵 LCD 模块,可以扩展到其他 LCD 模块 ) 
(资源占用: 46 I/Os & ~211 LEs)
下载 (ZIP)
AN 499:使用 MAX II CPLD 实现移动 SDRAM 接口(PDF) 实现移动 DRAM 器件的接口 
(资源占用: 85 I/Os & ~138 LEs)
下载 (ZIP)
AN 500:使用 MAX II CPLD 实现 NAND 闪存接口(PDF)

实现 NAND 闪存器件的接口 
(资源占用: 13 I/Os & ~11 LEs)

下载 (ZIP)
AN 502: MAX II CPLD 实现SMBus 控制器(PDF) 实现 SMBus 控制器 
(资源占用: 24 I/Os & ~896 LEs)
下载 (ZIP)
AN 485: MAX II CPLD 中的串行外设接口 (SPI) 主机(PDF) 实现 SPI 主机 
(资源占用: 25 I/Os & ~68 LEs)
下载 (ZIP)
AN 488:使用 MAX II CPLD 实现步进电机控制器(PDF) 实现步进电机控制器 
(资源占用: 8 I/Os & ~59 LEs)
下载 (ZIP)
AN 489:使用 MAX II 器件中的UFM(PDF) 通过 I2C 接口使用 MAX II 用户闪存 
(资源占用: 4 I/Os & ~124 LEsEs)
下载 (ZIP)
  1. 此设计不包含ModelSim和测试基准文件。

表3. MAX II/IIG/IIZ 功耗管理和各种逻辑设计实例

设计名称 说明 设计文件
AN 491:使用 MAX II CPLD 自动启动 (PDF) 自动启动和停止 MAX II 动态工作,降低功耗 
(资源占用: 8 个 I/O & ~45 个 LE)
下载 (ZIP)
AN 493:使用 MAX II CPLD 实现 I2C 电池电量计接口(PDF) 使用 I2C 接口,远程监视电池电量状态 
(资源占用: 34 个 I/O & ~107 个 LE)
下载 (ZIP)
AN 496:使用 MAX II CPLD 的内部振荡器(PDF) MAX II 用户闪存块中的振荡器用作时钟资源 
(资源占用: 17个 I/O & ~41 个 LE)
下载 (ZIP)
AN 498:使用 MAX II CPLD 的自动启动和停止功能来闪烁LED(PDF) 使用自动启动和停止功能来闪烁 LED 
(资源占用: 3个 I/O & ~20个 LE)
下载 (ZIP)
AAN 501:使用 MAX II CPLD 实现脉冲宽度调制(PDF) 使用 MAX II 用户闪存块振荡器来实现脉冲宽度调制 
(资源占用: 8 个 I/O & ~52个 LE)
下载 (ZIP)
AN 490: MAX II CPLD 实现电压电平转换器(PDF) 实现混合电压环境中需要的电压电平转换功能 
(资源占用: 16个 I/O & ~0个 LE)
下载 (ZIP)

表4. 其他 MAX II CPLD设计实例

设计名称 说明 详细信息
设置 CFI 闪存和配置 FPGA 使用 MAX II 并行闪存加载程序来设置 CFI 闪存或者配置 FPGA AN 386:通过 Quartus II 软件使用并行闪存加载程序 (PDF)
LED 驱动器 在 MAX II 器件中实现 LED 驱动器 AN 286:在 MAX & MAX II 器件中实现 LED 驱动器 (PDF)
功耗管理控制器 在便携式应用中,使用 MAX II 器件进行功耗管理 AN 422:使用 MAX II CPLD 实现便携式系统的功耗管理 (PDF)

表 5 中的 MAX II 和 MAX 设计实例按功能进行了划分。请点击设计输入方法,了解这些设计实例。

表5. MAX II和MAX CPLD设计实例

总线和I/O功能 设计输入方法
模拟键盘编码器 图形编辑器
微控制器I/O扩展 Verilog HDL
16 x 16纵横式交换 Verilog HDL
可定制4端口纵横式交换 Verilog HDL
可参数赋值的三态总线(lpm_bustri) AHDL
图形编辑器
与双向总线连接的三态总线 AHDL
图形编辑器
三态总线转换为复用器 AHDL
图形编辑器
英特尔 FPGA 器件中的三态总线 图形编辑器
VHDL
三态例化 Verilog HDL
双向总线 VHDL
双向引脚 Verilog HDL
逻辑 设计输入方法
可参数赋值的复用器(lpm_mux) AHDL
图形编辑器
例化一个DFFE Verilog HDL
VHDL
使用(lpm_dff)例化一个DFF VHDL
线性反馈移位寄存器 图形编辑器
同步状态机 Verilog HDL
算法函数 设计输入方法
可参数赋值的计数器(lpm_counter) AHDL
Verilog HDL
行为计数器 Verilog HDL
进位超前加法器 VHDL
波动进位加法器 VHDL
向下计数器 VHDL

设计实例免责声明

这些设计实例只限于用在英特尔公司器件上,版权属于英特尔。为方便使用,这些设计基于“as-is(原样提供)”的形式提供;因此,任何形式的授权、代理或者担保(无论是明确的,隐含的还是法定的),包括不受限制的使用、商业授权、无侵犯或者适用某一特殊用途等,英特尔都不予以承诺。英特尔明确表示不推荐,不建议以及不要求这些设计实例和其他任何非英特尔产品一起使用。