Interlaken Look-Aside Intel® FPGA IP Core

图 1. 典型的应用模块图

借助英特尔® Arria® 10 设备的 TE 连接实现 300G Interlaken Look-Aside IP 性能互操作


自动生成用于 Arria 10 IP 内核 IP 调试功能的 SignalTap II 文件


英特尔® Quartus® Prime 软件中的按钮式硬件设计示例


Interlaken旁视(Look-Aside)是可扩展协议,支持数据通路器件和旁视处理器之间实现互操作,其数据包传送速率范围在10 Gbps至300 Gbps及以上。英特尔的Interlaken旁视知识产权(IP)内核继续满足了当今对更大带宽、更高性能的需求。Interlaken联盟2007年成立以来,英特尔便一直是其成员,不断创新实现新协议功能,为客户提供可靠而又易于实现的Interlaken旁视IP解决方案。英特尔的Interlaken旁视IP内核支持很宽的带宽范围,最高达到300G。

英特尔与Cavium合作,提供经过预验证的数据包分类解决方案

采用 Cavium NEURON Search* 处理器的英特尔® Stratix® V FPGA 上的 Interlaken Look-Aside 英特尔® FPGA IP 内核为客户提供了一款业经验证的数据包分类解决方案,可轻松地在任何网络或数据中心平台上实施。

为进一步简化客户做出判断的过程,英特尔与Cavium编制了互操作性报告,详细介绍了这一全面的高性能芯片组的各种互操作模式以及性能指标。请联系您的销售人员以获取此报告的副本。

图2.英特尔和Cavium Interlaken旁视互联设置

表1. 英特尔与Cavium互联系统简介

系统简介 详细说明
硬件
  • 英特尔:英特尔®Stratix V GX器件(5SGXMA7)
  •  

  • Cavium:NEURON Search处理器评估板(EBA-NSP)
  • Interlaken旁视IP配置设置
  • 4通道 x 10.3125 Gbps

  • 8通道 x 10.3125 Gbps
  • 结果

     

  • 成功通过了各种长度数据包的流量可靠性测试。
  • 验证了逻辑通道处理功能。
  • 12 字节以下的数据包的最大数据包吞吐量= 614 Mpps

     

  • 平均延迟= 256 纳秒(在 英特尔 FPGA ILA IP 上)

     

  • 英特尔 FPGA Interlaken旁视 IP解决方案

     

    Interlaken旁视IP内核包括英特尔技术领先的收发器:物理介质附加(PMA)、物理编码子层(PCS)和介质访问控制(MAC)层。PCS和PMA层在Arria® 10、Stratix V和Arria V FPGA中得到了增强,从而帮助客户节省了30%到50%的FPGA逻辑资源。Interlaken旁视IP不但节省了资源,还通过了大量的仿真验证,能够可靠的工作在多个内部和客户平台上。英特尔与前沿的ASSP供应商在下一代平台上不断展开互操作性工作。

    英特尔提供货架以及可定制的Interlaken旁视IP解决方案。如果需要了解详细信息,请联系您当地的销售代表。

     

    • 数据速率选择高达12.5 Gbps
    • 多通道配置,最大24通道。
    • 数据包模式支持
    • 低延时发送和接收数据通路
    • BurstShort支持:8字节或者更高
    • 2个逻辑通道
    • 带内流控制
    • 全集成IP (MAC、PCS和PMA层)
    • 可调预加重和均衡设置
    • 提供定制IP优化满足各种应用需求

    Interlaken旁视IP质量指标

    基本

    IP首次发布年份

    2012

    支持的Quartus最新版本

    18.1

    状态

    定制申请1

    交付

    客户可收到:

    • 设计文件(加密源代码或者后综合网表)
    • 用于 ModelSim*-英特尔 FPGA 版本的模拟模型
    • 时序和布板约束
    • 支持修订控制的文档
    • 自述文件
    所有均为“是”,ModelSim-英特尔 FPGA 版支持例外

    随IP一起交付给客户的其他产品

    测试台和设计实例

    可参数赋值的GUI支持最终用户配置IP

    支持英特尔 FPGA IP评估模式支持IP内核

    源语言

    Verilog

    测试台语言

    Verilog

    提供软件驱动

    驱动操作系统(OS)支持

    N/A

    实现

    用户接口

    Avalon®存储器映射

    IP-XACT元数据

    验证

    支持的仿真器

    NCSim, ModelSim, VCS/VCSMX

    验证过的硬件

    是,Arria 10收发器信号完整性开发套件

    进行了工业标准兼容性测试

    N/A

    如果“是”,进行了哪些测试?

    N/A

    如果是,在哪个Intel FPGA设备上?

    N/A

    如果“是”,进行的日期

    N/A

    如果“不是”,计划有吗?

    互操作性

    IP进行了互操作性测试

    如果是,在哪个Intel FPGA设备上?

    Stratix V

    提供互操作性报告

    是,Cavium NEURON Search* 处理器

    1. 联系您当地的英特尔 FPGA 销售代表

    关于这一IP内核的技术支持,请访问英特尔优先支持。您还可以在知识库中搜索这一功能的相关主题。