利用高带宽和低功耗外部内存接口推动以数据为中心的创新
利用第一个采用最新、尖端、高能效内存解决方案的 FPGA 家族为中高端应用实现惊人性能,带宽高达 1 Tb/秒1。
海量内存带宽和功耗
受数据和内存需求驱动的现代中高端应用需要高能效、高性能的解决方案。数据流量激增超过了以前的内存带宽,造成瓶颈。为了解决这个问题,下一代 FPGA 至关重要,它可提供出色的内存带宽和功耗。英特尔® Agilex™ FPGA 利用 DDR5、LPDDR5 和 HBM2e 迎合这种转型,实现高达 1 Tb/秒的速度,推动以数据为中心的创新。
海量内存带宽的首选解决方案
观看英特尔® Agilex™ 7 FPGA M 系列如何为最具挑战的内存带宽应用提供解决方案。
了解英特尔® FPGA 如何利用外部内存接口创建解决方案
英特尔® Agilex™ 5 FPGA 和 SoC FPGA 包括内存创新
FPGA 集成强大的功能:片上内存、高速收发器、专用 IP 模块(如 DSP、SDRAM 控制器和多核处理器)。可扩展集成内存控制器支持 DDR4、DDR5、LPDDR4 和 LPDDR5 SDRAM。
估计和比较外部内存接口的性能
外部内存接口规范估算器是一种参数工具,支持您查找和比较英特尔® FPGA 所支持的外部内存接口的性能。
常见问题解答
常见问题解答
- 与英特尔® Stratix 10 采用的 JESD235A 标准相比,英特尔® Agilex™ 7 器件支持的 HBM2e 标准与最新的 JEDEC JESD235C 标准兼容。
- 英特尔® Agilex™ 7 FPGA M 系列可实现每堆栈 410 GB/秒最大带宽,英特尔® Stratix® 10 器件可实现每堆栈 256 GB/秒带宽。
- 英特尔® Agilex™ 7 FPGA M 系列 HBM2e 堆栈包含 4 到 8 层,每层芯片容量为 2 GB,提供最大密度为每堆栈 16 GB。
- 英特尔® Stratix® 10 器件还包含 4 到 8 层,每层芯片容量为 1 GB,提供最大密度为每堆栈 8 GB。
产品和性能信息
在 2 个使用 ECC 作为数据的 HBM2e 堆栈以及 8 个 DDR5 DIMM 的加持下,Agilex™ 7 FPGA M 系列的理论最大带宽为 1.099 TBps,相比之下,Xilinx Versal HBM 内存的带宽为 1.056 TBps(截止于 2021 年 10 月 14 日),Achronix Speedster 7t 的内存带宽为 0.5 TBps(截止于 2021 年 10 月 14 日)。