基本要素

状态
Launched
发行日期
Q1'18
光刻
14 nm

资源

逻辑元素 (LE)
378000
自适应逻辑模块 (ALM)
128160
自适应逻辑模块 (ALM) 寄存器
512640
结构和 I/O 相锁环路 (PLL)
8
最大嵌入式内存
32 Mb
数字信号处理 (DSP) 区块
648
数字信号处理 (DSP) 格式
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP), Floating Point (hard IP)
硬处理器系统 (HPS)
Quad-core 64-bit ARM* Cortex*-A53
硬内存控制器
外部内存接口 (EMIF)
DDR4, DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3, HMC, MoSys

I/O 规格

最大用户 I/O 数量
392
I/O 标准支持
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL
最大 LVDS 对
192
最多不归零 (NRZ) 收发器
24
最大不归零 (NRZ) 数据速率
28.9 Gbps
最多脉冲幅度调制 (PAM4) 收发器
12
最大脉冲幅度调制 (PAM4) 数据传输速率
57.8 Gbps
收发器协议硬 IP
10/25/100G Ethernet

先进技术

超级注册
FPGA 比特流安全

封装规格

封装选项
F1152