基本要素

状态
Launched
发行日期
Q2'19
预期停产
1
光刻
10 nm
使用条件
Base Transceiver Station

资源

逻辑元素 (LE)
2692760
自适应逻辑模块 (ALM)
912800
自适应逻辑模块 (ALM) 寄存器
3651200
结构和 I/O 相锁环路 (PLL)
28
最大嵌入式内存
287 Mb
最大高带宽内存
1 GB
数字信号处理 (DSP) 区块
8528
数字信号处理 (DSP) 格式
Bfloat, Block Floating Point, Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
硬处理器系统 (HPS)
Quad-core 64 bit Arm* Cortex*-A53
硬加密模块
1
硬内存控制器
外部内存接口 (EMIF)
DDR II+, DDR2 SDRAM, DDR4, QDR IV
用户可擦写内存
内置配置存储

I/O 规格

最大用户 I/O 数量
624
I/O 标准支持
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
最大 LVDS 对
312
最多不归零 (NRZ) 收发器
24
最大不归零 (NRZ) 数据速率
28.9 Gbps
最多脉冲幅度调制 (PAM4) 收发器
12
最大脉冲幅度调制 (PAM4) 数据传输速率
57.8 Gbps
收发器协议硬 IP
PCIe Gen1, PCIe Gen2

先进技术

超级注册
FPGA 比特流安全
模数转换器

封装规格

封装选项
R2581A