SDI II 英特尔® FPGA IP 核
串行数字接口 (SDI) II 英特尔 FPGA 知识产权 (IP) 核以电影电视工程师协会定义的标准清晰度、高清晰度或 3G-12G 速率实现发射器、接收器或全双工 SDI。SDI II IP 核支持多个标准。这些模式提供自动接收器速率检测和收发器动态重新配置功能。
阅读 SDI II 英特尔® Arria® 10 FPGA IP 设计示例用户指南 ›
阅读 SDI II 英特尔® Stratix® 10 FPGA IP 设计示例用户指南 ›
SDI II 英特尔® FPGA IP 核
特性
IP 核特性 |
说明 |
---|---|
收发器数据接口 |
20 位、40 位和 80 位 |
支持的 SDI 标准和视频格式
|
注意:并非所有设备支持所有格式,请参阅下文中的“设备支持”部分 |
SMPTT 支持 |
|
其它特性
|
|
设备支持
|
单一标准 |
多标准 |
|||||
---|---|---|---|---|---|---|---|
设备产品家族 |
SD-SDI |
HD-SDI |
3G-SDI |
双链路 HD-SDI |
双标准 (最高 HD) |
三标准 (最高 3G) |
多标准 (最高 12G) |
英特尔® Agilex™ F-tile | - | ✓ | ✓ | - | ✓ | ✓ | |
英特尔® Stratix® 10 |
- |
✓ |
✓ |
|
- |
✓ |
✓ |
英特尔® Cyclone® 10 |
- |
✓ |
✓ |
|
- |
✓ |
✓ |
英特尔® Arria® 10 |
- |
✓ |
✓ |
|
- |
✓ |
✓ |
Stratix® V |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
- |
Cyclone® V |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
- |
Arria® V GX |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
- |
Arria® V GZ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
- |
IP 质量指标
基本要求 |
|
---|---|
IP 首次发布年份 |
2006 |
支持的最新英特尔® Quartus® Prime 软件版本? |
是 |
状态 |
生产 |
交付物 |
|
客户可交付物包括:
|
|
IP 随附的任何额外客户可交付物 |
无 |
允许最终用户配置 IP 的参数化 GUI |
是 |
启用 IP 核,可支持英特尔® FPGA IP 评估模式 |
是 |
源语言 |
同时支持 Verilog 和 VHDL |
Testbench 语言 |
同时支持 Verilog 和 VHDL |
提供软件驱动程序 |
否 |
驱动程序操作系统 (OS) 支持 |
不适用 |
实施 |
|
用户界面 |
其他(并行视频) |
IP-XACT 元数据 |
否 |
验证 |
|
支持的模拟器 |
ModelSim*、VCS、Riviera-PRO、Xcelium |
经验证的硬件 |
英特尔® Stratix® 10、英特尔® Cyclone® 10、英特尔® Arria® 10、Stratix® V、Cyclone V、Arria V GX/GZ |
执行了行业标准合规性测试 |
否 |
如果是,哪个测试? |
不适用 |
如果是,使用哪款英特尔 FPGA 设备? |
不适用 |
如果是,执行的日期 |
不适用 |
如果否,是否计划? |
否 |
互操作性 |
|
IP 经过互操作性测试 |
是 |
如果是,使用哪款英特尔 FPGA 设备 |
英特尔® Stratix® 10、英特尔® Cyclone 10、英特尔® Arria 10、Stratix V、Cyclone V、Arria V |
可提供互操作性报告 |
联系销售部门 |
设计示例和开发套件
以下设计示例可供您在我们的开发套件上运行。 |
||||
---|---|---|---|---|
设计示例 |
支持开发套件 |
子卡 |
符合 Platform Designer 标准 |
提供商 |
英特尔® Arria 10 GX FPGA 开发套件 |
Terasic SDI-FMC 子卡 |
是 |
英特尔 |
|
英特尔® Quartus® 生成的设计示例(Stratix V、Arria V、Cyclone V) 位于英特尔® FPGA SDI II IP 核用户指南中的文档 |
是 |
英特尔 |
||
视频
SDI II IP 内核亮点
本视频演示了基于英特尔® Arria® 10 FPGA 的 12G-SDI 系统能够可靠地传输 4K 60 帧视频。
面向英特尔® Arria® 10 设备的 SDI II IP 逐步实现指南
本视频演示了如何在英特尔® Arria 10 设备中实现 SDI II IP 核。它将指导您在英特尔® Quartus® Prime 软件中逐步完成生成过程,获得所有必要的收发器相关组件和集成功能。
SDI II 动态 TX 时钟切换功能实现和硬件验证
本视频介绍了面向英特尔® Arria 10 设备的 SDI II 动态 TX 时钟切换功能的工作原理并演示如何予以实现。
英特尔® Agilex™ FPGA SDI 多速率重传设计演示视频
借助英特尔® Agilex™ FPGA F-Tile,SDI IP 可支持最高 12G-SDI 的 SD-SDI。本演示在英特尔® Agilex™ I 系列 FPGA 收发器-SoC 开发套件上运行 SDI 多速率重传设计,无需外部 VCXO。
更多资源
查找知识产权
寻找满足您需求的 Altera® FPGA 知识产权核。
知识产权评估和购买
Altera® FPGA 知识产权核的评估模式和购买信息。
使用 Altera® FPGA IP 进行设计
了解有关使用 Altera® FPGA IP 进行设计的详细信息,这是面向 Altera® FPGA 优化的大量现成核心。
知识产权基础套件
免费 Altera® FPGA IP 核许可,并具有 Quartus® Prime 标准或专业版软件的有效许可。
设计示例
下载 Altera® FPGA 设备的设计示例和参考设计。
联系销售人员
联系销售人员讨论您的 Altera® FPGA 产品设计和加速需求。