英特尔® FPGA Compute Express Link (CXL) IP
首款配备 CXL 硬 IP 的 FPGA,每个端口的带宽可提高 4 倍。1
目前支持 CXL 规范修订版 1.1 和 2.0。
英特尔® FPGA Compute Express Link (CXL) IP
通过 Quartus Prime 设计软件 v22.4 提供
Compute Express Link (CXL) 是全新的处理器至外围设备/加速器链接协议。它基于当前的 PCIe 协议,并通过支持双方之间的一致通信,增加了更多功能。这支持 CXL 链接在与用于异构计算的 Look-aside 或 Inline Accelerator 配合使用时,可实现高效、低延迟、高带宽的性能。
对于希望创建或使用基于 FPGA 的加速器的用户,R-Tile 中提供了 CXL 协议硬 IP,它集成在英特尔® Agilex™ 7 FPGA I 系列和英特尔® Agilex™ 7 FPGA M 系列家族的特定产品中。硬 IP 可支持全带宽 PCIe 5.0 x16 配置,同时将 FPGA 架构资源的使用率降到最低。
使用英特尔® Agilex™ 7 FPGA 实施 CXL 独立加速器
英特尔® Agilex™ 7 FPGA 通过 R-Tile 硬 IP 支持 CXL。
作为硬 IP2 (HIP) 在 R-Tile 上提供:
- 实现完整的 PCIe 5.0 x16 性能,并通过第四代英特尔® 至强® 处理器进行全面验证
- 请联系英特尔,了解采用英特尔® FPGA CXL 解决方案的 Compute Express Link 联盟讲习班结果
- 兼容 Compute Express Link 联盟提供的 CXL 认证软件 (CXL_CV_app)
为每个 CXL 设备类型提供 FPGA 支持逻辑:
- 加速器类型 1(订购部件号:IP-CXLTYP1)
- 加速器类型 2(订购部件号:IP-CXLTYP2)
- 内存扩展器类型 3(订购部件号:IP-CXLTYP3DDR)
- 包括 FPGA 设计示例、模拟3模型和调试工具套件
- 选定的示例设计经过优化,可在目标开发套件上运行
灵活的设备连接内存子系统架构:
- 支持用户混合和管理各类内存/控制器
- M20K 模块、DDR4、DDR5、LPDDR5、HBM2e、固态硬盘
要激活 CXL 硬 IP 并接收 CXL 软 R-Tile Wrapper 和软支持逻辑,需要购买/激活单独的 CXL IP 许可,方可搭配英特尔® Quartus® Prime 设计软件正确使用。有关定价详情,请联系您当地的英特尔销售代表。
如需激活 IP 许可 30 天或 60 天免费试用,请联系您当地的英特尔销售代表。
产品和性能信息
1与使用第三方 CXL 控制器(在 PCIe 4.0 x8 上运行的软 IP)的竞品 FPGA(无 CXL 硬 IP)相比。
2激活 CXL 硬 IP 需要单独许可/采购,且包含在 IP 支持逻辑订购部件号中。
3客户需要使用和购买 Siemens/Avery CXL 主机总线功能模型 (BFM)