跳转至主要内容
英特尔标志 - 返回主页
我的工具

选择您的语言

  • Bahasa Indonesia
  • Deutsch
  • English
  • Español
  • Français
  • Português
  • Tiếng Việt
  • ไทย
  • 한국어
  • 日本語
  • 简体中文
  • 繁體中文
登录 以访问受限制的内容

使用 Intel.com 搜索

您可以使用几种方式轻松搜索整个 Intel.com 网站。

  • 品牌名称: 酷睿 i9
  • 文件号: 123456
  • Code Name: Emerald Rapids
  • 特殊操作符: “Ice Lake”、Ice AND Lake、Ice OR Lake、Ice*

快速链接

您也可以尝试使用以下快速链接查看最受欢迎搜索的结果。

  • 产品信息
  • 支持
  • 驱动程序和软件

最近搜索

登录 以访问受限制的内容

高级搜索

仅搜索

Sign in to access restricted content.
  1. 英特尔® 产品
  2. Altera® FPGA、SoC FPGA 和 CPLD
  3. Altera® FPGA 知识产权
  4. 接口协议 IP 核
  5. 25G 以太网英特尔® FPGA IP

不建议本网站使用您正在使用的浏览器版本。
请考虑通过单击以下链接之一升级到最新版本的浏览器。

  • Safari
  • Chrome
  • Edge
  • Firefox

25G 以太网英特尔® FPGA IP

此 IP 核实现了 25G 和 50G 以太网规范,即 25 千兆以太网联盟的 1.4 草案。此 IP 核包括一个选项,可支持 IEEE 802.3-2012 以太网标准条款 66 中定义的单向传输。25GbE IP 核的介质访问控制 (MAC) 客户端侧接口是一个 64 位 Avalon® Streaming 接口 (Avalon-ST)。它映射到一个 25.78125 Gbps 收发器。该 IP 核可选择包括 Reed-Solomon 前向纠错 (FEC),以支持直接连接铜缆 (DAC)。

阅读 25G 以太网英特尔® Arria® 10 FPGA IP 用户指南 ›

阅读 25G 以太网英特尔® Stratix® 10 FPGA IP 用户指南 ›

阅读 25G 以太网英特尔® Arria® 10 FPGA IP 设计示例用户指南 ›

阅读 25G 以太网英特尔® Stratix® 10 FPGA IP 设计示例用户指南 ›

25G 以太网英特尔® FPGA IP

  • 概述

具备各种可选功能的 25G 以太网英特尔® FPGA IP 也可以作为英特尔 Stratix 10 设备上的硬 IP 与 E-Tile 一起使用。有关更多详细信息,请参见面向以太网的 E-Tile 硬 IP 页面。

特性

PHY:

  • 软 PCS 逻辑,无缝连接到英特尔® Stratix 10 FPGA 25.78125 Gbps 或 10.3125 Gbps 串行收发器。
  • 支持在 25.78125 Gbps 和 10.3125 Gbps 之间动态重新配置以太网数据速率。
  • 可选的 Reed-Solomon 前向纠错 (FEC)。

帧结构控制:

  • 支持巨型数据包,即超过 1500 字节的数据包。
  • 接收 (RX) CRC 移除和直通控制。
  • 发送 (TX) CRC 生成和插入。
  • RX 和 TX 前导码直通选项,用于需要专属用户管理信息传输的应用。
  • TX 自动帧填充,以满足以太网帧长度至少要达到 64 字节的要求。

帧监测与统计:

  • RX CRC 校验和报错。
  • 基于 IEEE 规范的 RX 畸形数据包校验。
  • 可选的统计计数器。
  • 可选故障信号处理:检测和报告本地故障并生成远程故障,支持 IEEE 802.3ba-2012 以太网标准条款 66。
  • 支持 IEEE 802.3-2012 以太网标准条款 66 中定义的单向传输。

流量控制:

  • 标准 IEEE 802.3 条款 31 和基于优先级的 IEEE 802.1Qbb 流量控制。

支持高精度时间协议:

  • 可选支持 IEEE 标准 1588-2008 高精度时钟同步协议 (1588 PTP)。该功能支持 PHY 工作速度,恒定时间戳精度为 ±3 ns,动态时间戳精度为 ±1 ns。

调试和可测试性:

  • 串行收发器上设有可编程串行 PMA 本地环回(TX 到 RX),用于自检。
  • TX 错误插入能力。
  • 可选 Altera 调试主端点 (ADME) 访问权限,用于串行链路调试或监测 PHY 信号完整性。

用户系统接口:

  • 通过 Avalon® 内存映射 (Avalon-MM) 管理接口访问 IP 核控制和状态寄存器。
  • Avalon® Streaming (Avalon-ST) 数据路径接口连接到客户端逻辑。
  • 可将 Avalon-ST TX 接口的就绪延迟配置为 0 或 3 个时钟周期。
  • 硬件和软件复位控制。

IP 状态

状态

生产

订购代码

25G 以太网英特尔® FPGA IP

IP-25GEUMACPHY (Arria® 10)

IP-25GEUMACPHY(英特尔® Stratix® 10)– 无 FEC,无 PTP 支持
IP-25GEUMACPHYF(英特尔® Stratix® 10)– 无 FEC,有 PTP 支持
IP-25GEUMACPHYFC(英特尔® Stratix® 10)– 无 FEC,无 PTP 支持
IP-25GEUMACPHYFFC(英特尔® Stratix® 10)– 无 FEC,有 PTP 支持
查看全部 显示较少

相关链接

开发板

  • 英特尔® Stratix® 10 GX FPGA 开发套件
  • 英特尔® Stratix® 10 GX 信号完整性开发套件
  • 英特尔® Stratix® 10 TX 信号完整性开发套件
  • 英特尔® Arria® 10 GX 收发器信号完整性开发套件
  • 英特尔® Arria® 10 GX FPGA 开发套件

设备支持

  • 英特尔® Stratix® 10
  • 英特尔® Arria® 10 GT

更多资源

查找知识产权

寻找满足您需求的 Altera® FPGA 知识产权核。

技术支持

有关此 IP 内核的技术支持,请访问支持资源或英特尔® 高级支持。您还可以在知识中心和社区中搜索有关此功能的相关主题。

知识产权评估和购买

Altera® FPGA 知识产权核的评估模式和购买信息。

知识产权基础套件

免费 Altera® FPGA IP 核许可,并具有 Quartus® Prime 标准或专业版软件的有效许可。

设计示例

下载 Altera® FPGA 设备的设计示例和参考设计。

联系销售人员

联系销售人员讨论您的 Altera® FPGA 产品设计和加速需求。

显示更多 显示较少
比较产品
  • 公司信息
  • 英特尔资本
  • 企业责任部
  • 投资者关系
  • 联系我们
  • 新闻发布室
  • 网站地图
  • 招贤纳士 (英文)
  • © 英特尔公司
  • 沪 ICP 备 18006294 号-1
  • 使用条款
  • *商标
  • Cookie
  • 隐私条款
  • 请勿分享我的个人信息 California Consumer Privacy Act (CCPA) Opt-Out Icon

英特尔技术可能需要支持的硬件、软件或服务激活。// 没有任何产品或组件能够做到绝对安全。// 您的成本和结果可能会有所不同。// 性能因用途、配置和其他因素而异。请访问 intel.cn/performanceindex 了解更多信息。// 请参阅我们的完整法律声明和免责声明。// 英特尔致力于尊重人权,并避免成为侵犯人权行为的同谋。请参阅英特尔的《全球人权原则》。英特尔产品和软件仅可用于不会导致或有助于任何国际公认的侵犯人权行为的应用。

英特尔页脚标志