25G 以太网英特尔® FPGA IP
此 IP 核实现了 25G 和 50G 以太网规范,即 25 千兆以太网联盟的 1.4 草案。此 IP 核包括一个选项,可支持 IEEE 802.3-2012 以太网标准条款 66 中定义的单向传输。25GbE IP 核的介质访问控制 (MAC) 客户端侧接口是一个 64 位 Avalon® Streaming 接口 (Avalon-ST)。它映射到一个 25.78125 Gbps 收发器。该 IP 核可选择包括 Reed-Solomon 前向纠错 (FEC),以支持直接连接铜缆 (DAC)。
阅读 25G 以太网英特尔® Arria® 10 FPGA IP 用户指南 ›
阅读 25G 以太网英特尔® Stratix® 10 FPGA IP 用户指南 ›
25G 以太网英特尔® FPGA IP
更多资源
查找知识产权
寻找满足您需求的 Altera® FPGA 知识产权核。
知识产权评估和购买
Altera® FPGA 知识产权核的评估模式和购买信息。
使用 Altera® FPGA IP 进行设计
了解有关使用 Altera® FPGA IP 进行设计的详细信息,这是面向 Altera® FPGA 优化的大量现成核心。
知识产权基础套件
免费 Altera® FPGA IP 核许可,并具有 Quartus® Prime 标准或专业版软件的有效许可。
设计示例
下载 Altera® FPGA 设备的设计示例和参考设计。
联系销售人员
联系销售人员讨论您的 Altera® FPGA 产品设计和加速需求。