多速率以太网 PHY FPGA IP
多速率以太网 PHY FPGA IP 内核可以动态支持多种数据速率,而不需要重新生成设计或重新配置设备。使用此 IP 可以搭建一个 1G 到 10G 的配置,这样就能在 10M、100M、1G、2.5G、5G 和 10G 之间动态重新配置所有以太网速率。
阅读 1G/2.5G/5G/10G 多速率以太网 PHY Agilex™ 5 FPGA IP 用户指南 ›
阅读 1G/2.5G/5G/10G 多速率以太网 PHY Stratix® 10 FPGA IP 用户指南 ›
阅读 Cyclone® 10 GX 收发器 PHY 用户指南 ›
阅读《F-Tile 以太网多速率英特尔® FPGA IP 用户指南》›
阅读 F-Tile CPRI PHY 多速率英特尔® FPGA IP 用户指南 ›
阅读 F-Tile PMA/FEC 直接 PHY 多速率英特尔® FPGA IP 发布说明 ›
多速率以太网 PHY FPGA IP
随着企业网和城域网中广泛部署的 CAT5e 和 CAT6 布线的带宽越来越高,我们推出了 2.5G 和 5G 以太网配置来提供支持。
特性
- 实施了 IEEE 802.3 2005 标准条款 36 中定义的以太网协议。
- 由物理编码子层 (PCS) 功能和嵌入式物理介质附件 (PMA) 组成。
- 可动态切换 PHY 工作速度
- 1G/2.5G、2.5G、10M/100M/1G/2.5G、1G/2.5G/10G (MGBASE-T)、10M/100M/1G/2.5G/5G/10G (USXGMII)、10M、100M、1G、2.5G、10G (MGBASE-T) 工作模式。
- 需要为 USXGMII、MGBASE-T 模式提供 Copper-PHY 能力的用户将需要使用外部 PHY 芯片。