Arria® V GZ FPGA
为中端应用提供最低单位带宽功耗，对于需要高达12.5 Gbps 的收发器的功耗敏感型设计来说，是理想的选择。
Arria® V GT FPGA
为中端应用实现最低总功耗，并提供功耗极低、速度高达 10.3125 Gbps 的收发器。
Arria® V GX FPGA
为中端应用实现最低总功耗，并提供功耗极低、速度高达 10.3125 Gbps 的收发器。
Arria® V ST SoC FPGA
采用基于 ARM* 的 HPS 和 10.3125 Gbps 收发器的英特尔® SoC FPGA。
Arria® V SX SoC FPGA
采用基于 ARM* 的 HPS 和支持 6.5536 Gbps 背板的收发器的英特尔® SoC FPGA。
优势
业界最低的功耗
Arria® V GZ FPGA 为中端应用提供最低单位带宽功耗，对于需要高达 12.5 Gbps 的收发器的功耗敏感型设计来说，是理想的选择。在 10 G 的数据速率下，Arria® V GZ FPGA 每通道功耗不到 180 毫瓦，在 12.5 Gbps，每通道功耗不到 200 毫瓦。Arria® V GZ FPGA 的 -3L 速率等级的版本进一步降低了静态功耗。
Arria® V GX 和 GT FPGA 采用 28 纳米低功耗工艺实现最低静态功耗，从而为中端应用提供最低总功耗，使功耗极低的收发器速度高达 10.3125 Gbps，并提供采用硬 IP 的高级结构来降低动态功耗。与上一代中端 FPGA 相比，Arria® V 设备的功耗平均降低了 40%。
基于 ARM* 处理器的可定制 SoC FPGA
英特尔® SoC FPGA 通过采用高带宽互连主干，在 FPGA 架构中集成了硬核处理器系统（HPS，包括处理器、外设和内存控制器），帮助您降低了系统功耗和成本，减小了主板面积。HPS 与英特尔的 28 纳米低功耗 FPGA 架构相结合，实现了应用级 ARM* 处理器的性能和生态系统，同时具备 Arria® V FPGA 的灵活性和丰富的数字信号处理 (DSP) 功能。
轻松迁移到英特尔® Arria® 10 SoC FPGA
Arria® V SoC FPGA 和 Arria® 10 SoC FPGA 采用同样的双核 ARM* Cortex*-A9 MPCore* 处理器。因此，在 Arria® V SoC FPGA 设计准备好性能升级时，您可以将软件轻松迁移到英特尔® Arria® 10 SoC FPGA。借助 TSMC 20 纳米工艺，英特尔® Arria® 10 SoC FPGA 针对 Arria® V SoC FPGA 设计提供性能升级路径，可轻松实现软件迁移。
行业性能最高的 28 nm SoC FPGA
- 频率高达 1.05 GHz 的双核 ARM* Cortex*-A9 MPCore* 处理器
- 四个硬化 32 位存储控制器，具有高达 533 MHz 的存储总线速度和可选纠错码 (ECC)
- 处理器与 FPGA 互联，高峰总带宽 >125 Gbps
针对中断应用的系统功耗最低
- 将多个组件集成到单个芯片
- 功耗最低的收发器，速度高达 10.3125 Gbps
- 采用低功耗 TSMC 28LP 工艺
多个系统成本优势
- 将多个组件集成到单个芯片
- 由于将处理器、FPGA 和 DSP 集成到单个设备，因此降低了 PCB 成本和走线费用
- 无关机顺序要求
并不是所有 SoC FPGA 都是相同的。架构至关重要
SoC FPGA 不仅仅是其各部分之和。了解处理器和 FPGA 系统如何协作来完成每个任务至关重要。选择 SoC FPGA 用于下一项设计时，架构至关重要。英特尔® SoC FPGA 旨在：
- 保持灵活的处理器启动或 FPGA 配置顺序、系统对处理器复位的响应，以及双芯片解决方案的独立内存接口。
- 通过集成纠错码 (ECC) 维持数据完整性和可靠性。
- 借助集成的内存保护单元，保护处理器和 FPGA 共享的 DRAM 内存。
- 通过英特尔的 FPGA 自适应调试功能支持系统级调试，从而实现对整个设备前所未有的可视化和控制。
了解如何借助大量资源，为您的应用选择合适的 SoC FPGA，这些资源包括处理器专家 Jim Turley 提供的系列短视频。
Arria® V SoC FPGA 硬核处理器系统概述
| 设备 | 所有 Arria® V SoC FPGA 设备（SX、ST） |
|---|---|
| 处理器 | 双核 ARM* Cortex-A9* MPCore* 处理器，采用 ARM* CoreSight* 调试和跟踪技术
|
| 协处理器 | 为每一个处理器、监听控制单元 (SCU)、加速连续端口 (ACP) 提供 ARM* Neon* 媒体处理引擎和矢量浮点 (VFP) v3 双精度浮点单元。 |
| 一级高速缓存 | 32 KB 一级指令高速缓存，32 KB 一级数据高速缓存 |
| 二级高速缓存 | 512 KB 共享二级高速缓存 |
| 片上内存 | 64 KB 片上 RAM、64 KB 片上 ROM |
| HPS 硬核内存控制器 | 多端口 SDRAM 控制器，支持 DDR2、DDR3、DDR3L 和 LPDDR2 以及可选的纠错码 (ECC) 支持 |
| QSPI 闪存控制器 | 支持 SPIx1、SPIx2 或 SPIx4（四核 SPI）串行 NOR 闪存设备 多达四种芯片选择 |
| SD/SDIO/MMC 控制器 | 支持 SD、eSD、SDIO、eSDIO、MMC、eMMC，以及集成了 DMA 的 CE-ATA。 |
| NAND 闪存控制器 | 支持 8 位 ONFI 1.0 NAND 闪存设备 面向单层单元 (SLC) 和多层单元 (MLC) 设备的可编程硬件 ECC |
| 以太网介质访问控制器 (EMAC) | 2 x 10/100/1000 EMAC，具有 RGMII 外部 PHY 接口和集成 DMA。 |
| USB On-The-Go 控制器 (OTG) | 2 x USB 2.0 OTG 控制器，具有 ULPI 外部 PHY 接口和集成 DMA。 |
| UART 控制器 | 2 x UART 16550 兼容 |
| 串行外设接口(SPI)控制器 | 2 个 SPI 主机 2 个 SPI 从机 |
| I2C 控制器 | 4 个 I2C |
| 通用 I/O (GPIO) | 71 个 GPIO 和 14 个仅输入引脚，支持数字去反弹和配置中断模式。 |
| 直接内存访问 (DMA) 控制器 | 8 通道直接内存访问 (DMA) 支持采用 31 个外设握手接口的流量控制 |
| 定时器 | 针对每个处理器的专用间隔和监视器计时器 针对处理器子系统的全局计时器 4 个通用计时器 2 个监视器计时器 |
| HPS I/O 最大数量 | 208 |
| HPS锁相环(PLL) | 3 |
生态系统
英特尔® SoC FPGA 采用 ARM* 处理器，并且继承了 ARM* 生态系统的优势。英特尔、我们的生态系统合作伙伴以及英特尔® SoC FPGA 用户社区提供多种选择，以满足您的 SoC FPGA 开发需求。 市场上有许多操作系统、开发工具、知识产权 (IP) 核和专业服务可供选择。许多选项由生态系统合作伙伴提供。
操作系统
Arria® V SoC FPGA 包含复杂的高性能多核 ARM* Cortex*-A9 MPCore* 处理器。该处理器可用于实现各种功能，从极为简单的裸机应用（运行在一个可用内核上）到高带宽、低延迟的实时操作。
开发工具
对于专业高品质开发工具，包括 JTAG 调试器和指令跟踪功能。
IP 内核
英特尔® SoC FPGA 得到了各种英特尔® FPGA 和第三方软知识产权 (IP) 内核的支持。这些模块可在 SoC FPGA 设备的 FPGA 部分完成实例化。
Nios® II 软核处理器
据 Gartner 研究，Nios® II 处理器是世界上最通用的处理器，也是 FPGA 业界应用最广泛的软核处理器。
设计服务网络
设计服务网络(DSN)成员提供多种设计服务、知识产权(IP)和产品，帮助用户满足挑战性的产品开发需求，降低风险，尽快将产品推向市场。
主板
由英特尔和生态系统合作伙伴提供基于英特尔® SoC FPGA 的主板。电路板可以是独立的，也可以采用模块系统 (SoM) 配置。
应用
设计工具
英特尔® Quartus® Prime 软件套件
英特尔® Quartus® Prime 软件套件提供了您借助英特尔® SoC FPGA 进行设计所需的一切。这一完整的开发套件提供了用户友好的 GUI 和技术，帮助您将构思变为现实。英特尔® Quartus® Prime 软件包括生产力工具，方便您进行设计开发，例如：
- 英特尔® FPGA SDK for OpenCL™ Technology
- Platform Designer（前身为 Qsys）
- 系统控制台调试工具包
- 收发器工具套件
- 时序分析器
- 功耗分析器
英特尔® SoC FPGA 嵌入式开发套件
借助我们的英特尔® SoC FPGA 嵌入式开发套件 (SoC EDS) 迅速开始固件和应用软件开发。这是一套全面的工具套件，具备以下方面：
- 开发工具
- 实用程序
- 运行时软件
- 应用实例
SoC EDS 的核心是独特的ARM* Development Studio 5* ( DS-5*) 英特尔® SoC FPGA 版本。此工具包结合了 ARM* DS-5* 高级多核调试功能和 FPGA 自适应功能，前所未有地实现了全芯片调试可视化和控制。
