Intel® Cyclone® 10 LP器件概述

下载 PDF
ID 683879
日期 5/08/2017
Public
文档目录
文档目录 x
Cyclone® 10 LP器件概述
Cyclone® 10 LP器件概述 x
Cyclone® 10 LP特性汇总 Cyclone® 10 LP可用选项 Cyclone 10 LP 最大资源 Cyclone 10 LP封装规划 Cyclone 10 LP I/O纵向移植 逻辑单元和逻辑阵列模块 嵌入式乘法器 嵌入式存储器模块 时钟和PLL FPGA通用I/O 配置 功耗管理 Cyclone® 10 LP器件概述的文档修订历史
Cyclone® 10 LP器件概述

Cyclone® 10 LP特性汇总

表 1.   Cyclone® 10 LP器件的特性汇总
功能 说明

技术
  • 低成本、低功耗FPGA架构
  • 1.0 V和1.2 V核心电压选项
  • 适用于商业、工业和汽车温度等级

封装
  • 几种封装类型和空间布局：
    • FineLine BGA (FBGA)
    • Enhanced Thin Quad Flat Pack (EQFP)
    • Ultra FineLine BGA (UBGA)
    • Micro FineLine BGA (MBGA)
  • 具有管脚移植能力的多种器件密度
  • RoHS6兼容

内核体系结构
  • 逻辑单元(LE) — 4输入查找表(LUT)和寄存器
  • 丰富的布线/在所有LE之间的金属互连

内部储存器模块
  • M9K — 9千比特 (Kb)的嵌入式SRAM存储器模块，可级联
  • 可配置为RAM (单端口、简单双端口或真双端口)、FIFO缓冲或者ROM
嵌入式乘法器模块
  • 一个18 × 18或两个9 × 9乘法器模式，可级联
  • 用于算法加速的DSP IP的完整套件

时钟网络
  • 驱动整个器件的全局时钟，对器件各象限提供时钟
  • 多达15个专用时钟管脚可以驱动多达20个全局时钟

锁相环(PLL)
  • 多达四个通用PLL
  • 提供强健的时钟管理和综合

通用 I/O (GPIO)

  • 支持多种I/O标准
  • 可编程I/O功能
  • 真LVDS和伪LVDS发送器和接收器
  • 片上匹配(OCT)
SEU缓解 配置和操作期间的SEU检测

配置
  • 主动串行(AS)、被动串行(PS)、快速被动并行(FPP)
  • JTAG配置方案
  • 配置数据解压缩
  • 远程系统更新
二级标题