Intel® Cyclone® 10 LP器件概述

下载 PDF
ID 683879
日期 5/08/2017
Public
文档目录
文档目录 x
Cyclone® 10 LP器件概述
Cyclone® 10 LP器件概述 x
Cyclone® 10 LP特性汇总 Cyclone® 10 LP可用选项 Cyclone 10 LP 最大资源 Cyclone 10 LP封装规划 Cyclone 10 LP I/O纵向移植 逻辑单元和逻辑阵列模块 嵌入式乘法器 嵌入式存储器模块 时钟和PLL FPGA通用I/O 配置 功耗管理 Cyclone® 10 LP器件概述的文档修订历史
Cyclone® 10 LP器件概述

时钟和PLL

Cyclone® 10 LP器件具有全局时钟(GCLK)网络、专用时钟管脚和通用PLL。
  • 多达20个GCLK网络驱动整个器件
  • 多达15个专用时钟管脚
  • 多达4个通用PLL (每个PLL上均有五个输出端)

PLL对 Cyclone® 10 LP器件提供强健的时钟管理和综合。您可以在用户模式中动态地重配置PLL来改变时钟相位或频率。

二级标题