F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南

下载 PDF
ID 683287
日期 12/13/2021
Public
文档目录
文档目录 x
1. 关于F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南 2. 快速入门指南 3. F-Tile Serial Lite IV设计实例详细描述 4. F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南存档 5. F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南文档修订历史
2. 快速入门指南 x
2.1. 设计实例结构框图 2.2. 软件和硬件要求 2.3. 生成设计 2.4. 编译和仿真设计 2.5. 编译和测试设计
2.3. 生成设计 x
2.3.1. 设计实例参数 2.3.2. 目录结构
3. F-Tile Serial Lite IV设计实例详细描述 x
3.1. 功能特性 3.2. 设计实例组件 3.3. 仿真 3.4. 硬件测试 3.5. 错误处理 3.6. 链路调试顺序 3.7. F-Tile Serial Lite IV IP工具包
3.2. 设计实例组件 x
3.2.1. 流量发生器 3.2.2. 流量检查器 3.2.3. DCFIFO
3.3. 仿真 x
3.3.1. 基础模式的仿真结果 3.3.2. 全模式的仿真结果
3.7. F-Tile Serial Lite IV IP工具包 x
3.7.1. 设置和运行工具包 3.7.2. 工具包GUI设置
1. 关于F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南
2. 快速入门指南
3. F-Tile Serial Lite IV设计实例详细描述
4. F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南存档
5. F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南文档修订历史

1. 关于F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南

所作的更新针对于:
Intel® Quartus® Prime设计套件 21.4
IP版本 3.0.0
本翻译版本仅供参考，如果本翻译版本与其英文版本存在差异，则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本，请参考本翻译版本仅供参考，如果本翻译版本与其英文版本存在差异，则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本，请参考英文版本以获取最新信息。

本文档提供在 Intel® Agilex® 器件中使用F-tile收发器F-Tile Serial Lite IV Intel® FPGA IP设计实例的功能特性、使用指导和功能描述。

目标读者

本文档适用于以下用户：
  • 设计架构师，在系统级设计规划阶段进行IP选择。
  • 硬件设计师，将IP集成到他们的系统级设计中。
  • 验证工程师，在系统级仿真和硬件验证阶段。

首字母缩略词和词汇表

表 1.  缩略词列表
略缩词 全称
CW Control Word（控制字）
RS-FEC Reed-Solomon Forward Error Correction（里所码， 前向纠错）
PMA Physical Medium Attachment（物理介质链接层）
TX Transmitter（发送器）
RX Receiver（接收器）
PAM4 Pulse-Amplitude Modulation 4-Level（脉冲幅度调制4级）
NRZ Non-return-to-zero（不归零）
PCS Physical Coding Sublayer（物理编码子层）。
MII Media Independent Interface（介质独立接口）。
XGMII 10 Gigabit Media Independent Interface（10千兆介质独立接口）。
二级标题