F-Tile Serial Lite IV Intel® FPGA IP设计实例用户指南

ID 683287
日期 12/13/2021
Public

3.4. 硬件测试

硬件设计实例提供环回测试。环回测试模式下,流量发生器将数据包发送到F-Tile Serial Lite IV TX核然后从内部或者外部环回到RX核。

图 9. 环回测试

要使用系统控制台脚本,请浏览到./ed_hwtest/system_console目录。获得sliv_ftile.tcl脚本。系统控制台脚本提供用于读取统计数据的命令,并且使您能够控制设计中的各种功能。

表 10.  用于硬件测试的系统控制台命令
命令 功能
list_jtag 显示连接到您的开发板的JTAG主控索引列表。
set_jtag <jtag master_index number> 选择JTAG主控索引。
  • 使能内部和外部环回,请使用phy_1/phy_jtag_m JTAG节点的JTAG主控索引号。
    例如,在以下JTAG列表中,显示phy_1/phy_jtag_m JTAG节点的JTAG主控索引为2。键入set_jtag 2选择JTAG主控索引2。接下来键入使能内部或外部环回命令。
    % list_jtag
    Available JTAG Masters:
    0:    /devices/<JTAG_port>/phy_0/master
    1:    /devices/<JTAG_port>/phy_0/demo_jtag_m.master
    2:    /device/<JTAG_port>/phy_1/phy_jtag_m.master
    
  • 要执行内部和外部环回以外的命令,请使用 phy_0/demo_jtag_m JTAG节点的JTAG主控引导数。
    例如,以下JTAG表格中,phy_0/demo_jtag_m JTAG节点的JTAG主控索引数显示为1。键入set_jtag 1选择JTAG主控索引1。然后键入您想使用的系统控制台命令。
    % list_jtag
    Available JTAG Masters:
    0:    /devices/<JTAG_port>/phy_0/master
    1:    /devices/<JTAG_port>/phy_0/demo_jtag_m.master
    2:    /device/<JTAG_port>/phy_1/phy_jtag_m.master
    
read_error_statistic 显示错误统计数字。
sl4_link_init_int_lpbk <index number> 使能收发器内的TX到RX内部串行环回并执行指定的收发器校准流程。
  • 0:禁用内部串行环回
  • 1:使用内部串行环回
traffic_gen_enable 使能流量发生器和检查器。
traffic_gen_disable 使能流量发生器和检查器。
continuous_mode_en 复位TX和RX内核(MAC和PHY)并使能流量发生器来生成连续的 (单个连续数据生成)流量流。
burst_mode_en 复位TX和RX内核(MAC和PHY)并使能流量发生器来生成一个突发 (多个突发包数据生成)流量流。
crc_err_inject_pulse 使能对所有通道的CRC错误注入。
图 10. 系统控制台中硬件设计实例测试结果示例