PCI Express * IP 支持中心
PCI Express* (PCIe*) 支持中心提供有关如何选择设计的指南。您将找到按类别分类的资源,这些资源与 PCIe 系统设计流程从开始到结束一一对应。
1.设备选择
英特尔® FPGA 设备产品家族
请参阅 PCIe* 第 英特尔® FPGA IP 页上的表格以了解设备支持情况,了解硬核 PCI Express IP 模块的数量以及设备配置和功能支持情况,以了解 PCIe 对英特尔FPGAs的支持情况。
您可以比较表格中的器件,选择适合您的 PCIe 系统实施方案的器件。
2.用户指南和参考设计
PCIe IP 解决方案包含英特尔采用领先技术的 PCIe 加强型协议堆栈,此堆栈包括事务和数据链路层以及加强型物理层,加强型物理层包括物理介质连接子层 (PMA) 和物理编码子层 (PCS)。英特尔 PCIe* IP 还包括可选模块,例如直接内存存取 (DMA) 引擎和单根 I/O 虚拟化 (SR-IOV)。如欲了解更多信息,请参考以下用户指南:
《IP 用户指南》
英特尔® Agilex™ 7 器件
F-Tile IP 用户指南
R-Tile IP 用户指南
《P-Tile IP 用户指南》
- 面向 PCI Express 的英特尔® FPGA P-Tile Avalon Streaming IP 用户指南
- 面向 PCI Express 的 英特尔® FPGA P-Tile Avalon 内存映射 (Avalon-MM) IP 用户指南
- PCI Express IP 的多通道 DMA 用户指南
- 适用于 PCI Express* 的 AXI 流英特尔® FPGA IP
英特尔 Stratix 10 设备
《P-Tile 用户指南》
- 英特尔® FPGA 面向 PCI Express 的 P-Tile Avalon-ST 硬核 IP 用户指南
- 面向 PCI Express 的 英特尔® FPGA P-Tile Avalon 内存映射 IP 用户指南
- PCI Express IP 的多通道 DMA 用户指南
《H-Tile/L-Tile 用户指南》
- PCI Express IP 的多通道 DMA 用户指南
- 面向 PCI Express 的 Avalon 内存映射 (Avalon-MM) 英特尔 Stratix 10 硬核 IP+ 用户指南
- 面向 PCI Express 的 英特尔® Stratix® 10 H-Tile/L-Tile Avalon 内存映射 (AvalonMM) 硬核 IP 用户指南
- 面向 PCI Express 解决方案的 英特尔® Stratix® 10 Avalon 流式传输 (Avalon-ST) 和单根 I/O 虚拟化 (SR-IOV) 接口用户指南
- 《英特尔® Stratix® 10 通过协议配置 (CvP) 实施用户指南》
英特尔 Arria 10 和英特尔 Cyclone 10 设备
- 面向 PCI Express 的 英特尔® Arria® 10 和 英特尔 Cyclone 10 GX Avalon 内存映射 (Avalon-MM) 接口用户指南
- 面向 PCI Express 解决方案的英特尔® Arria® 10 或 英特尔 Cyclone 10 GX Avalon内存映射 (Avalon-MM) DMA 接口用户指南
- 面向 PCI Express 的 英特尔® Arria® 10 和 英特尔 Cyclone 10 GX Avalon-ST 接口用户指南
- 《具有 SR-IOV PCIe 的英特尔® Arria® 10 Avalon 流传输 (Avalon-ST) 接口解决方案用户指南》
- 《英特尔® Quartus® Prime 专业版用户指南 - 部分重新配置》
- 通过 PCI Express 进行 英特尔® Arria® 10 CvP 初始化和部分重新配置用户指南
《设计示例用户指南》
英特尔® Agilex™ 7 器件
F-Tile 设计示例用户指南
R-Tile 设计示例用户指南
《P-Tile 设计示例用户指南》
- 面向 PCI Express 的 英特尔® FPGA P-Tile Avalon流传输 (Avalon-ST) IP 设计示例用户指南
- 面向 PCI Express 的 英特尔® FPGA P-Tile Avalon 内存映射 (Avalon-MM) IP 设计示例
- 面向 PCI Express IP 的多通道 DMA 设计示例用户指南
英特尔 Stratix 10 设备
《P-Tile 设计示例用户指南》
- 面向 PCI Express 的 英特尔® FPGA P-Tile Avalon流传输 (Avalon-ST) IP 设计示例用户指南
- 面向 PCI Express 的 英特尔® FPGA P-Tile Avalon 内存映射 (Avalon-MM) IP 设计示例
- 面向 PCI Express IP 的多通道 DMA 设计示例用户指南
《L/H-Tile 设计示例指南》
- 面向 PCI Express IP 的多通道 DMA 设计示例用户指南
- 面向 PCIe 的 英特尔® Stratix® 10 Avalon 流传输 (Avalon-ST) IP 设计示例用户指南
- 面向 PCIe 的英特尔® Stratix® 10 Avalon -MM 硬核 IP 设计示例用户指南
英特尔 Arria 10 和英特尔 Cyclone 10 设备
- 面向 PCIe 的 英特尔® Arria® 10 和 英特尔 Cyclone 10 Avalon-ST 硬核 IP 设计示例用户指南
- 《面向 PCIe 的 英特尔® Arria® 10 和 英特尔 Cyclone 10 Avalon-MM 接口设计示例用户指南》
IP 发行说明
英特尔® Agilex™ 7 器件
英特尔 Stratix 10 设备
- 面向 PCI Express IP 核的 L/H-Tile 硬核 IP 发布说明
- 面向 PCI Express IP 核的 P-Tile IP 发布说明
- 面向 PCI Express IP 的多通道 DMA 发布说明
英特尔 Arria 10 和英特尔 Cyclone 10 设备
面向 PCI Express 的 PHY 接口 (PIPE) 使用英特尔收发器原生 PHY IP 内核
您还可以使用收发器原生 PHY IP 核仅实施 PCIe 的物理层,并将其与在 FPGA 结构中以软逻辑形式实施的其他协议层拼接在一起。这个软逻辑可以作为您自己的设计或第三方 IP。
更多有关收发器原生 PHY IP 核的信息,请参阅以下用户指南中的相关 PIPE 章节:
英特尔 Stratix 10 设备
英特尔 Arria 10 设备
英特尔 Cyclone 10 设备
参考设计
英特尔 Stratix 10 设备
- 采用内部内存的 Gen3x16 Avalon-MM DMA 参考设计 (AN 881)
- 采用外部内存 (DDR4) 的 Gen3x16 Avalon-MM DMA 参考设计 (AN 881)
- 采用 HBM2 的 Gen3x16 Avalon-MM DMA 参考设计 (AN 881)
- 使用 Avery BFM 用于模拟的 Gen3x16 (AN 811)
- 采用内部内存的 Gen3x8 Avalon-MM DMA (Wiki)
- 采用外部 DDR3/DDR4 内存的 Gen3x8 Avalon-MM DMA (AN 829)
- 面向 Quartus® 旧版本的 Gen3x8 Avalon-MM DMA (AN 690)
- 通过 PCI Express 进行 Gen3x8 部分重配置参考设计 (AN 819)
英特尔 Arria 10 设备
- 具有外部 DDR3 内存的 Gen3x8 Avalon-MM DMA (AN 708)
- 具有内部内存的 Gen3x8 Avalon-MM DMA 参考设计 (AN 690)
- 如何进行 Avalon-MM DMA 设计 第 1 部分(视频)
- 如何进行 Avalon-MM DMA 设计 第 2 部分(视频)
- SoC 硬件部分重新配置
- 静态更新部分重配置教程 - 仅限英特尔 Arria 10 GX 设备 (AN 817)
- 通过 PCIe 的分层部分重新配置 (AN 813)
- 层次化部分重配置教程 - 仅限英特尔 Arria 10 GX 设备 (AN 806)
- 设计部分重配置 - 仅限英特尔 Arria 10 GX 设备 (AN 797)
- 通过 PCIe 的部分重新配置 (AN 784)
- 最多 Gen2x8 PCIe 根端口支持 MSI
英特尔 Cyclone 10 设备
英特尔传统设备
开发套件
Stratix® V GX FPGA 开发套件
Arria® V GT FPGA 开发套件
Arria V GX 入门套件
Cyclone® V GT FPGA 开发套件
- PCIe 支持 DMA 的 AVMM 和片上内存接口
- Gen2x4 AVMM DMA - Cyclone V
- PCIe 支持 DMA 的 AVMM 和片上内存接口(Linux 驱动程序)
- Gen2x4 AVMM DMA - Arria V
- Gen2x4 AVMM DMA - Cyclone V
带片上内存接口的 PCIe 参考设计
Stratix V GX FPGA 开发套件
Arria V GT FPGA 开发套件
Cyclone V GT FPGA 开发套件
Stratix IV GX FPGA 开发套件
Cyclone IV GX FPGA 开发套件
Arria II GX FPGA 开发套件
其他 PCIe 附带项目和工具
Stratix V GX FPGA 开发套件
3.IP 集成
请参阅所选 IP 内核用户指南中的“入门”部分和“硬核 IP 的物理布局”部分。您还可以参阅以下文档了解详细信息:
英特尔 Stratix 10 设备
- 《英特尔 Stratix L-Tile 和 H-Tile 收发器 PHY 用户指南》中的“如何在英特尔 Stratix 10 FPGA 收发器中实施 PCI Express (PIPE)”部分
- AN 778:英特尔 Stratix 10 收发器使用应用说明
英特尔 Arria 10 设备
英特尔 Cyclone 10 设备
更多视频
标题 |
说明 |
---|---|
了解如何使用 PCIe 协议配置英特尔 Arria 10 设备。 |
|
通过第 1 部分视频了解如何在 Linux 和 Windows 操作系统上为英特尔 Arria 10 设备设置 PCIe Avalon 内存映射 (Avalon-MM) DMA 参考设计硬件。 |
|
通过第 2 部分视频了解如何在 Linux 和 Windows 操作系统上为英特尔 Arria 10 设备设置 PCIe Avalon 内存映射主 DMA 参考设计硬件。 |
5.调试
知识产权 (IP) 内核发布说明
英特尔® Agilex™ 7 器件
英特尔 Stratix 10 设备
- 面向 PCI Express IP 的英特尔 Stratix 10 多通道 DMA 发布说明
- 面向 PCI Express IP 核的 L/H-Tile 硬核 IP 发布说明
- 面向 PCI Express IP 核的 P-Tile IP 发布说明
英特尔 Arria 10 和英特尔 Cyclone 10 设备