文章 ID: 000078501 内容类型: 故障排除 上次审核日期: 2012 年 08 月 13 日

Cyclone® III 和 Cyclone® IV 设备系列中的差分 SSTL 和 HSTL 输入是否需要参考 VREF 输入？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

是的，使用这些 I/O 标准，因为输入还需要 VREF 输入。这是因为在 Cyclone® III 和 Cyclone® IV 设备系列中，这些差分输入被视为两个单端 HSTL 和 SSTL 输入，其中只有一个被解码。因此，定义信号状态需要 VREF。

解决方法

不适用

相关文章

相关产品

本文适用于 4 产品

Cyclone® IV GX FPGA
Cyclone® IV E FPGA
Cyclone® III LS FPGA
Cyclone® III FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。