文章 ID: 000077666 内容类型: 错误讯息 上次审核日期: 2014 年 10 月 29 日

警告： CONV_INTEGER：有一个“U”|”X'|'W'|'Z'|'-' 在算术操作数中，它已转换为 0。

环境

  • 英特尔® Quartus® II 软件
  • 面向英特尔® FPGA 的 DSP Builder
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 Modelsim® 下仿真某些 DSP Builder® 设计时，您可能会收到此警告。这些警告消息对模拟结果没有任何影响，可以忽略不计。

    解决方法

    可以通过以下两种方法之一抑制这些警告（以及所有其他类似警告）：

    1. 通过 Modelsim GUI 抑制：
      • 打开“仿真”对话框（选项菜单）。
      • 将 Suppress Warnings from Synopsys Packages（来自 Synopsys Packages） 的 Warning s 选项设置为 On。
      • 单击 确定 （OK）。
    2. 在项目目录中搜索 *_atb.do 文件，查找注释“禁用某些警告...”，并注释掉后面的一行，如下所示：

    # 禁用模拟开始时出现的一些警告
    悄悄设置标准算法无警告 1
    运行 0ns
    # 悄悄地设置 StdArithNoWarnings 0
    全部运行

    相关文章

    相关产品

    本文适用于 15 产品

    Cyclone® V GT FPGA
    Arria® V GZ FPGA
    Cyclone® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GX FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。