文章 ID: 000076978 内容类型: 错误讯息 上次审核日期: 2013 年 09 月 26 日

错误 （175005）： 找不到具有以下条件的位置： OCT_CAL_BLOCK_ID<number of="" pins=""> 个（受影响的位置）</number>

环境

  • 英特尔® Quartus® II 订阅版
  • 带有 UniPHY 英特尔® FPGA IP 的 DDR3 SDRAM 控制器
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件 12.1 版及更高版本存在一个问题，如果在未共享 OCT 的情况下实例化了多个基于 UniPHY 的内存控制器，拟合器可能会将每个接口的mem_reset_n引脚分配给一个 OCT 控制模块。

    这将导致错误，因为只有一个 OCT 控制块可以驱动 I/O 组。

    要验证这是否是问题所在，请在编译报告中转至 Fitter -> 资源部分 -> 输出引脚，然后滚动至具有mem_reset_n信号的行。向右滚动并验证引脚分配给哪个 OCT 控制块。

    解决方法

    要变通解决此问题，请在 .qsf（Quartus II 设置文件）中创建一个实例赋值，并对每个mem_reset_n信号进行以下赋值：

    set_instance_assignment -name TERMINATION_CONTROL_BLOCK“<端接控制块>” -到<重置引脚名称>

    相关文章

    相关产品

    本文适用于 20 产品

    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。